区段记忆体之意图进行储存的预取机制

摘要

本发明提供一种对记忆体内排他的预取一区段资料之微处理器装置。该装置包含转译逻辑与执行逻辑。该转译逻辑将一延伸区段预取指令转译成一微指令序列，用以命令微处理器预取一指定数量之处于排他状态的快取线。该执行逻辑系耦接至该转译逻辑。该执行逻辑接收该微指令序列，然后经由一记忆体汇流排发出作业，以要求该指定数量之处于排他状态的快取线。