| 摘要 |
本发明提供一种可重新组态的电子装置(100)，例如，场可程式闸阵列(FPGA)或另一个型态的复杂可程式逻辑装置(CPLD)，只有在此可组态电子装置(100)的双埠记忆体模式下互相连接之一第一资料储存装置(120)及一第二储存装置(220)。在此模式下，该第一资料储存装置(120)可由第一解码器(140)在读取以及写入模式中存取，而第二资料储存装置(120)可由第二解码器(140)在读取模式下存取，因此提供有效的双埠记忆体实作。在较佳的具体实例中，该第一资料储存装置(120)经由一可组态的资料复制电路(160)连结到第二资料储存装置(220)，其响应一经组态信号输入(170)提供的组态信号，因此对可重新组态的电子装置(100)的双埠记忆体可有面积效率很好的实作。 |
