| 主权项 |
1.一种控制一半导体记忆体之方法,该方法包含步骤有:就设定一用以设定突发模式中的一操作模式之模式暂存器而言,将该半导体记忆体从突发模式,经由电源下降模式,改变至非突发模式的待命模式;就指令于该非突发模式之待命模式以预定顺序被输入而言,将该半导体记忆体从该非突发模式之待命模式改变至模式暂存器设定模式;及根据从外面的输入设定该模式暂存器。2.如申请专利范围第1项所述之方法,其中该模式暂存器包含一用以禁止重置的位元,另外其中若该位元已被设定,该模式暂存器的内容未被重置于该电源下降模式。3.如申请专利范围第1项所述之方法,其中该预定顺序包含结合有一位址之最重要位元的一个读取指令、四个写入指令其每一个结合有该位址的最重要位元、及结合有表示该操作模式之位址的一个读取指令的一组六个指令。4.一种半导体记忆体,包含有:一模式设定控制电路,具有一模式暂存器为设定一操作模式用以设定该模式暂存器在指令该非突发模式之待命模式以预定顺序被输入之情况;及一电源下降控制电路,用以将该半导体记忆体从突发模式的待命模式,经由电源下降模式,改变至该非突发模式的待命模式。5.如申请专利范围第4项所述之半导体记忆体,其中该模式暂存器包含一用以禁止重置的位元,另外其中若该位元已被设定,该模式暂存器的内容未被重置于该电源下降模式。6.如申请专利范围第4项所述之半导体记忆体,其中该预定顺序包含结合有一位址之最重要位元的一个读取指令、四个写入指令其每一个结合有该位址的最重要位元、及结合有表示该操作模式之位址的一个读取指令的一组六个指令。图式简单说明:第1图是一根据本发明一实施例之状态转变图显示一种控制一半导体记忆体之方法;第2图是一图显示根据本发明一实施例一半导体记忆体之结构;第3A及第3B图是说明设定于一模式暂存器之操作模式之图,第3A图是一说明功能指定之图,第3B图是说明每个功能之图;第4图是一图显示一指令表之范例;及第5A及第5B图是显示用于设定一模式暂存器的顺序范例之图,第5A图是一显示合法指定(CMD)与一位址(ADD)的结合图,第5B图是一时序图。 |
