| 主权项 |
1.一种半导体晶片,其包括:一包含一主动区之半导体基底,一第一结构形成于主动区上,该第一结构系完全矽化,以及至少一闲置矽化物结构。2.如申请专利范围第1项所述之半导体晶片,其中该第一结构系为一电晶体之电晶体闸电极。3.如申请专利范围第2项所述之半导体晶片,其中该电晶体更包括一闸极介电质在该第一结构之下,该闸极介电质系包含一高介电常数材料择自于包含氧化铝、氧化铪、氮氧化铪、矽酸铪、氧化锆、氮氧化锆、矽酸锆、氧化钇、氧化镧、氧化铈、氧化钛、以及氧化钽之族群。4.如申请专利范围第1项所述之半导体晶片,其中该闲置矽化物结构系位于该主动区。5.如申请专利范围第1项所述之半导体晶片,其中该闲置矽化物结构系位于主动区外之一隔离区。6.如申请专利范围第1项所述之半导体晶片,其中该每一第一结构以及闲置矽化物结构之材料系包含矽化镍。7.如申请专利范围第1项所述之半导体晶片,其中该每一第一结构以及闲置矽化物结构之一金属矽化物的材料系包含择自于镍、钴、铜、钼、钛、钽、钨、铒、锆、以及铂之族群。8.如申请专利范围第1项所述之半导体晶片,其中该每一第一结构以及闲置矽化物结构之材料系包含锗。9.如申请专利范围第1项所述之半导体晶片,其中该半导体基底系为一矽基底。10.如申请专利范围第1项所述之半导体晶片,其中该半导体基底系为一绝缘层上有半导体之基底。11.如申请专利范围第1项所述之半导体晶片更包括一接触蚀刻停止层在部份该第一结构上。12.如申请专利范围第1项所述之半导体晶片更包括一介电层在该第一结构以及闲置矽化物结构上。13.一种积体电路晶片,其包括:一具有一主动区及一隔离区之基底;一电晶体形成于该主动区上,该电晶体具有一源极区,一汲极区,与一完全矽化之闸电极;以及至少一闲置矽化物结构。14.如申请专利范围第13项所述之积体电路晶片,其中之电路接触系为该源极、汲极以及完全矽化之闸电极的电耦合。15.如申请专利范围第13项所述之积体电路晶片,其中该闲置矽化物结构系位于该主动区。16.如申请专利范围第13项所述之积体电路晶片,其中该闲置矽化物结构系位于该隔离区。17.如申请专利范围第13项所述之积体电路晶片,其中该完全矽化之闸电极以及闲置矽化物结构之材料系包含矽化镍。18.如申请专利范围第13项所述之积体电路晶片,其中该完全矽化之闸电极以及闲置矽化之结构系包含一矽化物之材料,其择自于包含镍、钴、铜、钼、钛、钽、钨、铒、锆、以及铂之族群。19.如申请专利范围第13项所述之积体电路晶片,其中该完全矽化之闸电极以及闲置矽化物结构之材料系包含锗。20.一种形成具有完全矽化结构之半导体元件的方法,其包括以下步骤:提供一具有一主动区及一隔离区之基底;形成一第一多晶矽结构于该基底上;形成一闲置多晶矽结构于基底上,该闲置多晶矽结构为一无效之电路元件;形成一金属层于该第一多晶矽结构以及闲置多晶矽结构上;以及矽化该含金属层之第一多晶矽结构以及闲置多晶矽结构以形成一第一完全矽化结构以及一完全矽化闲置结构。21.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该第一多晶矽结构系为一电晶体之闸电极。22.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该第一多晶矽结构系位于主动区。23.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该闲置多晶矽结构系位于非主动区。24.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中形成该金属层系包括:形成一介电层于该第一多晶矽结构与闲置多晶矽结构上;以及将该介电层平坦化以致暴露出该第一多晶矽结构以及该闲置多晶矽结构。25.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中之矽化步骤系藉由在氮气、氦气、氩气或氖气之环境中,于温度200-900℃下回火而执行。26.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中形成该闲置矽化结构之步骤系将闲置矽化结构形成于该主动区。27.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中形成该闲置矽化结构之步骤系藉将闲置矽化结构形成于该隔离区。28.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该第一完全矽化结构以及闲置矽化结构之材料系包含矽化镍。29.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该第一完全矽化之结构以及闲置矽化物结构系包含一矽化物之材料,其择自于包含镍、钴、铜、钼、钛、钽、钨、铒、锆、以及铂之族群。30.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该第一完全矽化结构以及闲置矽化结构之材料系包括锗。31.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中形成该第一多晶矽结构之步骤以及形成该闲置多晶矽结构之步骤系于同一制程步骤中执行。32.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该闲置多晶矽结构不与一主动电路元件电耦合。33.如申请专利范围第20项所述之形成具有完全矽化结构之半导体元件的方法,其中该第一多晶矽结构系为一电晶体之闸极。34.一种形成具有完全矽化之闸电极的电晶体之方法,其方法系包括以下步骤:提供一具有一主动区以及一隔离区之基底;形成一闸极介电质于该基底上;形成一闸电极以及一闲置电极于该闸极介电质之上,该闸电极以及该闲置电极之材质系包含矽,该闲置电极为一无效电路元件;形成源极与汲极区相邻于该闸电极两侧以形成一电晶体;沉积一金属于该闸电极与闲置电极上;以及将该含金属之闸电极与闲置电极矽化以形成一完全矽化之闸电极与一完全矽化之闲置电极。35.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中该闸电极系位于主动区。36.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中该闲置电极系位于隔离区。37.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中沉积金属系包括:形成一介电层于该闸电极与闲置电极之上;以及将该介电层平坦化以致暴露出该闸电极以及闲置电极。38.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中之矽化步骤系藉由在氮气、氦气、氩气或氖气之环境中,于温度200-900℃下回火而执行。39.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中该完全矽化之闸电极以及完全矽化闲置电极之材料系包含矽化镍。40.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中该完全矽化之闸电极以及完全矽化之闲置电极系包含一矽化物之材料,其择自于包含镍、钴、铜、钼、钛、钽、钨、铒、锆、以及铂之族群。41.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中该完全矽化之闸电极以及完全矽化之闲置电极之材料系包含锗。42.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中形成该闸电极以及闲置电极之步骤系于同一制程步骤中执行。43.如申请专利范围第34项所述之形成具有完全矽化之闸电极的电晶体之方法,其中该闲置多晶矽结构不与一主动电路元件电耦合。图式简单说明:第1图为一电晶体之剖面图示。第2a-2b图为一晶圆之剖面图示,其说明一矽化电晶体之多晶矽闸电极的程序。第3a-3d图为一晶圆之剖面图示,其说明一平坦化以及矽化电晶体之多晶矽闸电极的程序。第4a-4d图为一晶圆之剖面图示,其说明依照本发明之一实施例以形成完全矽化之多晶矽闸电极的程序。第5图为一图表,其用以说明依据本发明之一实施例中其矽化厚度系为图案密度之一函数。第6a-6d图为一晶圆之剖面图示,其说明一种依照本发明之一实施例使用一蚀刻终止层于完全矽化多晶矽之闸电极的程序。第7a-7b图为一晶圆之剖面图示,其说明一种依照本发明之一实施例于一具有闲置多晶矽结构的半导体元件中形成接触窗的程序。 |
