用于包装积体电路装置之方法及设备

摘要

本发明揭露出一种整合式包装积体电路装置，其系包括一积体电路晶粒，该晶粒包括一晶质基板，该基板具有第一与第二大致平坦之表面与边缘表面以及一活性表面形成在该第一大致平坦之表面上，至少一晶片尺寸包装层形成在该活性表面上，以及至少一电性接点形成在该至少一晶片尺寸包装层上，该至少一电性接点藉由形成在该第一大致平坦之表面上的至少一衬垫而连接到该活性表面上的电路。