| 主权项 |
1.一种形成非挥发性记忆胞的方法,包括:依序于一基底的一表面上形成一第一氧化层、一电子捕捉层、一第二氧化层、一第一导电层以及一介电层;图案化该介电层以及该第一导电层,以形成至少一组成叠层;于该至少一组成叠层上与旁边沈积一第三氧化层;相对该第二氧化层去除该第三氧化层的上段之部位,以穿过该第三氧化层暴露出该介电层之上部;去除该介电层以及剩余之该第三氧化层的上部,以使该基底的该表面上之该第三氧化层之上表面的高度与图案化之该第一导电层的上表面的高度相同;以及于图案化之该第一导电层及该第三氧化层之上表面上形成一第二导电层。2.如申请专利范围第1项所述之方法,其中该第三氧化层之沈积包括经由一高密度电浆化学气相沈积(HDP CVD)制程于该组成叠层上与旁边沈积该第三氧化层。3.如申请专利范围第1项所述之方法,其中该第三氧化层之沈积系于比需热成长该第三氧化层的温度较低的一温度下施行。4.如申请专利范围第1项所述之方法,其中施行该第三氧化层之沈积,以使该第三氧化层具有在1200埃-1400埃之间的厚度。5.如申请专利范围第1项所述之方法,其中部分该第三氧化层的上部之去除包括在一蚀刻剂溶液中浸除部分该第三氧化层的上部。6.如申请专利范围第1项所述之方法,其中该电子捕捉层包括氮化矽。7.如申请专利范围第1项所述之方法,其中该第一导电层包括掺杂多晶矽。8.如申请专利范围第1项所述之方法,其中该介电层包括氮化矽。9.如申请专利范围第1项所述之方法,其中该第二导电层包括掺杂多晶矽。10.如申请专利范围第1项所述之方法,其中:图案化步骤更包括图案化该第二氧化层、该电子捕捉层以及该第一氧化层,以形成该至少一组成叠层;以及于该至少一组成叠层上与旁边沈积该第三氧化层之前于该组成叠层旁边形成一氧化层。11.一种使用申请专利范围第10项所述之方法形成的半导体结构。12.一种使用申请专利范围第1项所述之方法形成的半导体结构。13.一种使用申请专利范围第3项所述之方法形成的半导体结构。14.一种形成非挥发性记忆胞的方法,包括:依序于一基底的一表面上形成一第一氧化层、一第一氮化层、一第二氧化层、一第一导电层以及一第二氮化层;图案化该第二氮化层以及该第一导电层,以形成至少一组成叠层;使用该至少一组成叠层作为一掺杂罩幕,以选择性注入掺杂原子到该基底的该表面中,藉以于邻接该至少一组成叠层的该基底中形成一位元线;于该组成叠层上与旁边沈积一第三氧化层;相对该第二氧化层去除该第三氧化层的上段之部位,以穿过该第三氧化层暴露出该第二氮化层之上部;去除该第二氮化层以及剩余之该第三氧化层的上部,以使该基底的该表面上之该第三氧化层之上表面的高度与图案化之该第一导电层的上表面的高度相同;以及于图案化之该第一导电层及该第三氧化层之上表面上形成一第二导电层。15.如申请专利范围第14项所述之方法,其中该第三氧化层之沈积包括经由一高密度电浆化学气相沈积(HDP CVD)制程于该组成叠层上与旁边沈积该第三氧化层。16.如申请专利范围第14项所述之方法,其中该第三氧化层之沈积系于比需热成长该第三氧化层的温度较低的一温度下施行。17.如申请专利范围第14项所述之方法,其中施行该第三氧化层之沈积,以使该第三氧化层具有在1200埃-1400埃之间的厚度。18.如申请专利范围第14项所述之方法,其中该第三氧化层的上段之部位的去除包括在一蚀刻剂溶液中浸除该第三氧化层的上段之部位。19.如申请专利范围第14项所述之方法,其中该第一与第二导电层包括掺杂多晶矽。20.如申请专利范围第14项所述之方法,其中:图案化步骤更包括图案化该第二氧化层、该第一氮化层以及该第一氧化层,以形成该至少一组成叠层;以及于该至少一组成叠层上与旁边沈积该第三氧化层之前于该组成叠层旁边形成一氧化层。21.一种使用申请专利范围第20项所述之方法形成的半导体结构。22.一种使用申请专利范围第14项所述之方法形成的半导体结构。23.一种使用申请专利范围第16项所述之方法形成的半导体结构。图式简单说明:第1图系一半导体基底之剖面示意图,其中具有一第一二氧化矽(氧化)层形成于一上表面上、一氮化矽(氮化)层形成于一第一氧化层上、一第二氧化层形成于氮化层上以及一多晶质矽(多晶矽)层形成于第二氧化层上;第2图系第1图的剖面示意图,其中已于多晶矽层之一上表面上形成一第二氮化层;第3图系第2图的剖面示意图,其系接续第二氮化层与多晶矽层之图案化,以于第二氧化层上形成组成叠层,以及将n型掺质原子(n+)注入半导体基底的上表面之无保护区域中;第4图系第3图的剖面示意图,其系接续于第二氧化层之上表面上的组成叠层上与环绕第二氧化层之上表面的区域上的一第三氧化层之沈积;第5图系第4图的剖面示意图,其系接续部分第三氧化层的上部之去除;第6图系第5图的剖面示意图,其系接续剩余之第二氮化层以及剩余之第三氧化层的上部之去除;第7图系第6图的剖面示意图,其中于剩余之第一多晶矽层及剩余之部分第三氧化层上已形成有一第二多晶矽层,以及有一导电层形成于第二多晶矽层上,其中于此显示3局部捕捉电荷记忆胞结构;第8图系包括第7图之局部捕捉电荷记忆胞结构的一非挥发记忆阵列的顶部平面图,其系接续导电层与第二多晶矽层之图案化,以形成字元线;第9图系第8图之非挥发记忆阵列的9-9剖面之剖面示意图;以及第10图系第8图之非挥发记忆阵列的10-10剖面之剖面示意图。 |
