| 主权项 |
1.一种串列打散器转平行打散器之方法,用以将一串列打散器转换为具有M位元输出之一平行打散器,该平行打散器包含多数个互斥或闸以及多数个暂存器,任一该些互斥或闸之输出端耦接至对应之该些暂存器其中之一之输入端,该串列打散器具有一特性方程式,其中N表示于该串列打散器中多数个位移暂存器之总级数,当该些位移暂存器之第q级暂存器之输出端耦接至互斥或闸时,cq=1,否则cq=0,该串列打散器转平行打散器之方法包括下列步骤:设定替换次数R,其中R=2t,t为大于等于0之整数并且初始値为0;依照该特性方程式之系数获得一转换公式,以排列出所要平行化的位元数Bj=[bMj,bMj+1,…,bMj+M-2,bMj+M-1],其中bMj+p表示该平行打散器输出第j位元组中第p个位元之输出,bMj+p系由对应之该些暂存器其中之一之输出端所产生,k为 之商数,i为 之余数,j为大于等于0之整数,p为大于等于0并且小于M之整数;计算该转换公式;当该转换公式中(k-R)N+i+R(N-q)大于Mj-1时,将R=2t中之t値累进加1后重新计算该转换公式;以及依据该转换公式之计算结果决定该些互斥或闸以及该些暂存器之耦接关系。2.如申请专利范围第1项所述之串列打散器转平行打散器之方法,更包括设定b1至bn初始値之步骤。3.如申请专利范围第2项所述之串列打散器转平行打散器之方法,其中b1至bN初始値为1。4.如申请专利范围第1项所述之串列打散器转平行打散器之方法,更包括决定该些暂存器数量之步骤,包括:当M大于Mmin以及小于Mmax,并且R大于1时,则该些暂存器数量为M,其中Mmax=(N-D)R,,D表示所有cq=1中q之最大値与最小値的差距;当Mmin大于Mmax时,则该些暂存器数量为W;以及若M小于Mmax,并且R等于1时,则该些暂存器数量为N,反之则该些暂存器数量为W;当2M>R'N时W=R'N,反之则W=[R'N-(R'N mod M)],其中5.如申请专利范围第1项所述之串列打散器转平行打散器之方法,其中该些互斥或闸之数量为M。6.一种平行打散器,包括:一打散码产生器,用以产生一平行打散码,该打散码产生器包含多数个互斥或暂存器,任一该些互斥或暂存器具有多数个输入端以及一打散码输出端,用以各自将各该些输入端所接收之讯号进行互斥或运算并暂存,以各自产生该平行打散码中对应之一位元;以及多数个互斥或闸,每一该些互斥或闸之第一接收端耦接对应之该些打散码输出端其中之一,每一该些互斥或闸之第二接收端接收一原始资料中对应之其中一位元,并且于每一该些互斥或闸之输出端输出一打散后资料之其中一位元。7.如申请专利范围第6项所述之平行打散器,其中该些互斥或暂存器其中之一系为一具互斥或运算之正负缘触发暂存器,该具互斥或运算之正负缘触发暂存器包括:一互斥或电路,具有一第一输入端、一第二输入端以及一互斥或输出端;一第一P型电晶体,该第一P型电晶体之第一源/汲极耦接至该互斥或输出端,该第一P型电晶体之闸极耦接至一第一时脉讯号;一第二P型电晶体,该第二P型电晶体之源极耦接至一第一电压,该第二P型电晶体之闸极耦接至该第一P型电晶体之第二源/汲极;一第三P型电晶体,该第三P型电晶体之源极耦接至该第二P型电晶体之汲极,该第三P型电晶体之闸极耦接至一第二时脉讯号;一第四P型电晶体,该第四P型电晶体之第一源/汲极耦接至该互斥或输出端,该第四P型电晶体之闸极耦接至该第二时脉讯号;一第五P型电晶体,该第五P型电晶体之源极耦接至该第一电压,该第五P型电晶体之闸极耦接至该第四P型电晶体之第二源/汲极;一第六P型电晶体,该第六P型电晶体之源极耦接至该第五P型电晶体之汲极,该第六P型电晶体之闸极耦接至该第一时脉讯号;一第一N型电晶体,该第一N型电晶体之第一源/汲极耦接至该第一P型电晶体之第二源/汲极,该第一N型电晶体之第二源/汲极耦接至该互斥或输出端,该第一N型电晶体之闸极耦接至该第二时脉讯号;一第二N型电晶体,该第二N型电晶体之汲极耦接至该第三P型电晶体之汲极,该第二N型电晶体之闸极耦接至该第一时脉讯号;一第三N型电晶体,该第三N型电晶体之汲极耦接至该第二N型电晶体之源极,该第三N型电晶体之源极耦接至一第二电压,该第三N型电晶体之闸极耦接至该第一P型电晶体之第二源/汲极;一第四N型电晶体,该第四N型电晶体之第一源/汲极耦接至该第四P型电晶体之第二源/汲极,该第四N型电晶体之第二源/汲极耦接至该互斥或输出端,该第四N型电晶体之闸极耦接至该第一时脉讯号;一第五N型电晶体,该第五N型电晶体之汲极耦接至该第六P型电晶体之汲极,该第五N型电晶体之闸极耦接至该第二时脉讯号;以及一第六N型电晶体,该第六N型电晶体之汲极耦接至该第五N型电晶体之源极,该第六N型电晶体之源极耦接至该第二电压,该第六N型电晶体之闸极耦接至该第四P型电晶体之第二源/汲极。8.如申请专利范围第7项所述之平行打散器,其中该互斥或电路包括:一传输闸,该传输闸具有一第一闸极、一第二闸极、一第一连接端以及一第二连接端,该传输闸之第一连接端即为该第一输入端,该传输闸之第二连接端即为该互斥或电路之输出端,该传输闸之第二闸极即为该第二输入端;一第七P型电晶体,该第七P型电晶体之第一源/汲极耦接至该传输闸之第一闸极,该第七P型电晶体之第二源/汲极耦接至该传输闸之第二连接端,该第七P型电晶体之闸极耦接至该传输闸之第一连接端;一第七N型电晶体,该第七N型电晶体之第一源/汲极耦接至该传输闸之第二连接端,该第七N型电晶体之第二源/汲极耦接至该传输闸之第二闸极,该第七N型电晶体之闸极耦接至该传输闸之第一连接端;以及一反闸,该反闸之输入端耦接至该传输闸之第二闸极,该反闸之输出端耦接至该传输闸之第一闸极。9.如申请专利范围第7项所述之平行打散器,更包括:一第八N型电晶体,该第八N型电晶体之第一源/汲极耦接至该第一P型电晶体之第二源/汲极,该第八N型电晶体之第二源/汲极耦接至该第二电压,该第八N型电晶体之闸极耦接至一设定讯号;以及一第九N型电晶体,该第九N型电晶体之第一源/汲极耦接至该第四P型电晶体之第二源/汲极,该第九N型电晶体之第二源/汲极耦接至该第二电压,该第九N型电晶体之闸极耦接至该设定讯号。10.如申请专利范围第7项所述之平行打散器,更包括:一第八P型电晶体,该第八P型电晶体之第一源/汲极耦接至该第一P型电晶体之第二源/汲极,该第八P型电晶体之第二源/汲极耦接至该第一电压,该第八P型电晶体之闸极耦接至一设定讯号;以及一第九P型电晶体,该第九P型电晶体之第一源/汲极耦接至该第四P型电晶体之第二源/汲极,该第九P型电晶体之第二源/汲极耦接至该第一电压,该第九P型电晶体之闸极耦接至该设定讯号。11.如申请专利范围第7项所述之平行打散器,其中该第一时脉讯号以及该第二时脉讯号互为反相讯号。12.如申请专利范围第7项所述之平行打散器,其中该第一电压系为系统电源电压。13.如申请专利范围第7项所述之平行打散器,其中该第二电压系为接地电压。14.一种具互斥或运算之正负缘触发暂存器,包括:一互斥或电路,具有一第一输入端、一第二输入端以及一互斥或输出端;一第一P型电晶体,该第一P型电晶体之第一源/汲极耦接至该互斥或输出端,该第一P型电晶体之闸极耦接至一第一时脉讯号;一第二P型电晶体,该第二P型电晶体之源极耦接至一第一电压,该第二P型电晶体之闸极耦接至该第一P型电晶体之第二源/汲极;一第三P型电晶体,该第三P型电晶体之源极耦接至该第二P型电晶体之汲极,该第三P型电晶体之闸极耦接至一第二时脉讯号;一第四P型电晶体,该第四P型电晶体之第一源/汲极耦接至该互斥或输出端,该第四P型电晶体之闸极耦接至该第二时脉讯号;一第五P型电晶体,该第五P型电晶体之源极耦接至该第一电压,该第五P型电晶体之闸极耦接至该第四P型电晶体之第二源/汲极;一第六P型电晶体,该第六P型电晶体之源极耦接至该第五P型电晶体之汲极,该第六P型电晶体之闸极耦接至该第一时脉讯号;一第一N型电晶体,该第一N型电晶体之第一源/汲极耦接至该第一P型电晶体之第二源/汲极,该第一N型电晶体之第二源/汲极耦接至该互斥或输出端,该第一N型电晶体之闸极耦接至该第二时脉讯号;一第二N型电晶体,该第二N型电晶体之汲极耦接至该第三P型电晶体之汲极,该第二N型电晶体之闸极耦接至该第一时脉讯号;一第三N型电晶体,该第三N型电晶体之汲极耦接至该第二N型电晶体之源极,该第三N型电晶体之源极耦接至一第二电压,该第三N型电晶体之闸极耦接至该第一P型电晶体之第二源/汲极;一第四N型电晶体,该第四N型电晶体之第一源/汲极耦接至该第四P型电晶体之第二源/汲极,该第四N型电晶体之第二源/汲极耦接至该互斥或输出端,该第四N型电晶体之闸极耦接至该第一时脉讯号;一第五N型电晶体,该第五N型电晶体之汲极耦接至该第六P型电晶体之汲极,该第五N型电晶体之闸极耦接至该第二时脉讯号;以及一第六N型电晶体,该第六N型电晶体之汲极耦接至该第五N型电晶体之源极,该第六N型电晶体之源极耦接至该第二电压,该第六N型电晶体之闸极耦接至该第四P型电晶体之第二源/汲极。15.如申请专利范围第14项所述具互斥或运算之正负缘触发暂存器,其中该互斥或电路包括:一传输闸,该传输闸具有一第一闸极、一第二闸极、一第一连接端以及一第二连接端,该传输闸之第一连接端即为该第一输入端,该传输闸之第二连接端即为该互斥或电路之输出端,该传输闸之第二闸极即为该第二输入端;一第七P型电晶体,该第七P型电晶体之第一源/汲极耦接至该传输闸之第一闸极,该第七P型电晶体之第二源/汲极耦接至该传输闸之第二连接端,该第七P型电晶体之闸极耦接至该传输闸之第一连接端;一第七N型电晶体,该第七N型电晶体之第一源/汲极耦接至该传输闸之第二连接端,该第七N型电晶体之第二源/汲极耦接至该传输闸之第二闸极,该第七N型电晶体之闸极耦接至该传输闸之第一连接端;以及一反闸,该反闸之输入端耦接至该传输闸之第二闸极,该反闸之输出端耦接至该传输闸之第一闸极。16.如申请专利范围第14项所述具互斥或运算之正负缘触发暂存器,更包括:一第八N型电晶体,该第八N型电晶体之第一源/汲极耦接至该第一P型电晶体之第二源/汲极,该第八N型电晶体之第二源/汲极耦接至该第二电压,该第八N型电晶体之闸极耦接至一设定讯号;以及一第九N型电晶体,该第九N型电晶体之第一源/汲极耦接至该第四P型电晶体之第二源/汲极,该第九N型电晶体之第二源/汲极耦接至该第二电压,该第九N型电晶体之闸极耦接至该设定讯号。17.如申请专利范围第14项所述具互斥或运算之正负缘触发暂存器,其中该第一时脉讯号以及该第二时脉讯号互为反相讯号。18.如申请专利范围第14项所述具互斥或运算之正负缘触发暂存器,其中该第一电压系为系统电源电压。19.如申请专利范围第14项所述具互斥或运算之正负缘触发暂存器,其中该第二电压系为接地电压。图式简单说明:图1A是典型传输电路方块图。请参照图1。图1B是IEEE 802.3ae串列打散器之方块图。图1C是IEEE 1394b的串列打散器之方块图。图2A是依照本发明一较佳实施例绘示的一种串列打散器转平行打散器之方法流程图。图2B是本发明的归纳结果,绘示着决定平行打散器中暂存器数量之方法流程图。图2C是本发明的归纳结果,绘示着决定平行打散器中互斥或闸输入端数量之方法流程图。图3是依照本发明较佳实施例绘示的一种IEEE 802.3ae平行打散器之部分电路方块图。图4是依照本发明较佳实施例绘示的一种使用平行打散器之传输电路方块图电路方块图。图5是依照本发明较佳实施例绘示的一种具互斥或运算之正负缘触发暂存器的电路方块图。 |
