半导体封装基板之图案化线路结构及其制法

摘要

一种半导体封装基板之图案化线路结构及其制法，主要系提供一具内层线路之基板，以于该基板表面形成一绝缘层，且该绝缘层形成有开口以外露出内层线路，接着于该绝缘层及开口表面形成一金属导电层，并在该金属导电层上形成一图案化阻层，俾外露出部分该金属导电层，然后进行电镀制程以在该金属导电层上形成一图案化线路层，最后，移除该图案化阻层及覆盖于其下之金属导电层。其中，该金属导电层之蚀该速率远大于该图案化线路层之蚀刻速率，因此在蚀刻移除该金属导电层时不致伤害该线路层，而得以保持该线路层之设计尺寸。