| 主权项 |
1.一种信号处理电路,其系为一种能够从插入以预定周期变化电位的一基准信号的预定电位位置中,将峰値电位从该基准信号电位中超过一预定値之分离的一重叠信号中抽出之信号处理电路,该信号处理电路包括:一第一脉冲信号生成部,该第一脉冲信号生成电路以一预定基准电位作为门槛値,对由该基准信号和该重叠信号重叠所构成的一信号实施二値化处理;一杂讯成分去除部,该杂讯成分去除部利用从该第一脉冲信号生成部输出的二値化信号之各极性的累计时间,从该信号中去除杂讯成分;一第二脉冲信号生成部,该第二脉冲信号生成部以从该基准信号电位起不超过该预定値的范围内的分离电位作为门槛値,对由该基准信号和该重叠信号重叠所构成的该信号实施二値化处理;以及一闸电路部,该闸电路部对应从该杂讯成分去除部所输出之信号,输出经该第二脉冲信号生成部实施二値化处理的信号。2.一种信号处理电路,其系为一种能够从插入以预定周期变化电位之一基准信号的预定电位位置中,将峰値电位从超过该基准信号峰値电位的一重叠信号中抽出之信号处理电路,该信号处理电路包括:一第一脉冲信号生成部,该第一脉冲信号生成部以一预定基准电位作为门槛値,对由该基准信号和该重叠信号所重叠构成的一信号实施二値化处理;一杂讯成分去除部,该杂讯成分去除部利用从该第一脉冲信号生成部输出的二値化信号之各极性的累计时间,从该信号中去除杂讯成分;一第二脉冲信号生成部,该第二脉冲信号生成部以大于该基准信号峰値电位的电位作为门槛値,对由该基准信号和该重叠信号所重叠构成的该信号实施二値化处理;以及一闸电路部,该闸电路部对应从该杂讯成分去除部所输出之信号,输出经该第二脉冲信号生成部实施二値化处理的信号。3.如申请专利范围第1项或第2项所述之信号处理电路,其中该杂讯成分去除部去除从该第一脉冲信号生成部输出的二値化信号之杂讯成分,并且将该信号延迟一预定时间。4.如申请专利范围第1项或第2项所述之信号处理电路,其中该杂讯成分去除部去除从该第一脉冲信号生成部输出的二値化信号之杂讯成分,并且改变该信号的脉冲宽度。5.如申请专利范围第1项或第2项所述之信号处理电路,其中该杂讯成分去除部去除从该第一脉冲信号生成部输出的二値化信号之杂讯成分,将该信号延迟一预定时间,并且改变该信号的脉冲宽度。6.如申请专利范围第3项所述之信号处理电路,其中该杂讯成分去除部包括:一延迟用闸电路部,该延迟用闸电路部对应从该第一脉冲信号生成部输出的二値化信号经去除杂讯后的信号,而输出一预定时钟脉冲信号;一延迟用计数处理部,该延迟用计数处理部对从该延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;以及一延迟用保持电路,该延迟用保持电路将对应该延迟用计数处理电路输出的计数値之高电位状态实施置位设置或复位设置处理,并且对应该状态对该延迟用计数处理部中的计数値实施归零处理。7.如申请专利范围第4项所述之信号处理电路,其中该杂讯成分去除部包括:一延迟用闸电路部,该延迟用闸电路部对应从该第一脉冲信号生成部输出的二値化信号经去除杂讯后的信号,而输出一预定时钟脉冲信号;一延迟用计数处理部,该延迟用计数处理部对从该延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;以及一延迟用保持电路,该延迟用保持电路将对应该延迟用计数处理电路输出的计数値之高电位状态实施置位设置或复位设置处理,并且对应该状态对该延迟用计数处理部中的计数値实施归零处理。8.如申请专利范围第5项所述之信号处理电路,其中该杂讯成分去除部包括:一延迟用闸电路部,该延迟用闸电路部对应从该第一脉冲信号生成部输出的二値化信号经去除杂讯后的信号,而输出一预定时钟脉冲信号;一延迟用计数处理部,该延迟用计数处理部对从该延迟用闸电路部输出的预定时钟脉冲信号实施计数处理中以及一延迟用保持电路,该延迟用保持电路将对应该延迟用计数处理电路输出的计数値之高电位状态实施置位设置或复位设置处理,并且对应该状态对该延迟用计数处理部中的计数値实施归零处理。9.如申请专利范围第6项所述之信号处理电路,其中该延迟用计数处理部包括:一第一延迟用闸电路部,该第一延迟用闸电路部只在对从该第一脉冲信号生成部输出的二値化信号经去除杂讯的信号保持为一第一极性的期间内,输出预定时钟脉冲信号;以及一第二延迟用闸电路部,该第二延迟用闸电路部只在对从该第一脉冲信号生成部输出的二値化信号经去除杂讯的信号保持为一第二极性的期间内,输出预定时钟脉冲信号;以及该延迟用计数处理部包括:一第一延迟用计数处理部,该第一延迟用计数处理部对从该第一延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;以及一第二延迟用计数处理部,该第二延迟用计数处理部对从该第二延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;其中,该延迟用保持电路在从该第一延迟用计数处理部输出的计数値到达一第一计数値之情况下,置位设置高电位状态并对该第一延迟用计数处理部中的计数値实施归零处理,在从该第二延迟用计数处理部输出的计数値到达一第二计数値之情况下,复位设置高电位状态并对该第二延迟用计数处理部中的计数値实施归零处理。10.如申请专利范围第7项所述之信号处理电路,其中该延迟用计数处理部包括:一第一延迟用闸电路部,该第一延迟用闸电路部只在对从该第一脉冲信号生成部输出的二値化信号经去除杂讯的信号保持为一第一极性的期间内,输出预定时钟脉冲信号;以及一第二延迟用闸电路部,该第二延迟用闸电路部只在对从该第一脉冲信号生成部输出的二値化信号经去除杂讯的信号保持为一第二极性的期间内,输出预定时钟脉冲信号;以及该延迟用计数处理部包括:一第一延迟用计数处理部,该第一延迟用计数处理部对从该第一延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;以及一第二延迟用计数处理部,该第二延迟用计数处理部对从该第二延迟用闸电路部输出的预定时钟脉冲信号实施计数处理中;其中,该延迟用保持电路在从该第一延迟用计数处理部输出的计数値到达一第一计数値之情况下,置位设置高电位状态并对该第一延迟用计数处理部中的计数値实施归零处理,在从该第二延迟用计数处理部输出的计数値到达一第二计数値之情况下,复位设置高电位状态并对该第二延迟用计数处理部中的计数値实施归零处理。11.如申请专利范围第8项所述之信号处理电路,其中该延迟用计数处理部包括:一第一延迟用闸电路部,该第一延迟用闸电路部只在对从该第一脉冲信号生成部输出的二値化信号经去除杂讯的信号保持为一第一极性的期间内,输出预定时钟脉冲信号;以及一第二延迟用闸电路部,该第二延迟用闸电路部只在对从该第一脉冲信号生成部输出的二値化信号经去除杂讯的信号保持为一第二极性的期间内,输出预定时钟脉冲信号;以及该延迟用计数处理部包括:一第一延迟用计数处理部,该第一延迟用计数处理部对从该第一延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;以及一第二延迟用计数处理部,该第二延迟用计数处理部对从该第二延迟用闸电路部输出的预定时钟脉冲信号实施计数处理;其中,该延迟用保持电路在从该第一延迟用计数处理部输出的计数値到达一第一计数値之情况下,置位设置高电位状态并对该第一延迟用计数处理部中的计数値实施归零处理,在从该第二延迟用计数处理部输出的计数値到达一第二计数値之情况下,复位设置高电位状态并对该第二延迟用计数处理部中的计数値实施归零处理。12.如申请专利范围第1项或第2项所述之信号处理电路,其中该杂讯成分去除部包括:一杂讯成分去除用闸电路部,该杂讯成分去除用闸电路部对应从该第一脉冲信号生成部输出的二値化信号,输出预定时钟脉冲信号;一杂讯成分去除用计数处理部,该杂讯成分去除用计数处理部对从该杂讯成分去除用闸电路部输出的预定基准时钟脉冲信号实施计数处理;以及一杂讯成分去除用保持电路,该杂讯成分去除用保持电路将对应该杂讯成分去除用计数处理部输出的计数値之高电位状态实施置位设置或复位设置处理,并且对应该状态对该杂讯成分去除用计数处理部中的计数値实施归零处理。13.如申请专利范围第12项所述之信号处理电路,其中该杂讯成分去除用闸电路部包括:一第一杂讯成分去除用闸电路部,该第一杂讯成分去除用闸电路部只在从该第一脉冲信号生成部输出的二値化信号保持为一第一极性的期间内,输出预定时钟脉冲信号;以及一第二杂讯成分去除用闸电路部,该第二杂讯成分去除用闸电路部只在从该第一脉冲信号生成电路输出的二値化信号保持为一第二极性的期间内,输出预定时钟脉冲信号;该杂讯成分去除用计数处理部包括:一第一杂讯成分去除用计数处理部,该第一杂讯成分去除用计数处理部对从该第一杂讯成分去除用闸电路部输出的预定时钟脉冲信号实施计数处理;一第二杂讯成分去除用计数处理部,该第二杂讯成分去除用计数处理部对从该第二杂讯成分去除用闸电路部输出的预定时钟脉冲信号实施计数处理;其中,该杂讯成分去除用保持部在从该第一杂讯成分去除用计数处理部输出的计数値到达一第三计数値之情况下,置位设置高电置状态并对该第一杂讯成分去除用计数处理部中的计数値实施归零处理,在从该第二杂讯成分去除用计数处理部输出的计数値到达一第四计数値之情况下,复位设置高电位状态并对该第二杂讯成分去除用计数处理部中的计数値实施归零处理。14.如申请专利范围第1项或第2项所述之信号处理电路,其中该闸电路部在从该杂讯成分去除部输出的信号保持为某一种极性的期间内,输出以该第二脉冲信号生成部生成之二値化信号。图式简单说明:第1图为绘示本发明之一实施例的光碟装置方块结构示意图。第2图为绘示安装在本实施例的光碟装置上之光碟的结构示意图。第3图为绘示作为本实施例的表面预置凹坑(LPP)检测电路的方块结构示意图。第4图为绘示设置于在本实施例的表面预置凹坑(LPP)检测电路中的信号处理电路的方块结构示意图。第5图为绘示如第4图所示的信号处理电路的动作波形示意图。第6图为绘示检测形成在本实施例中的光碟上的表面预置凹坑(LPP)的时点说明示意图。第7图为绘示本发明另一实施例中生成二値化表面预置凹坑(LPP)信号的方式之说明示意图。第8图为绘示本发明另一实施例中生成二値化表面预置凹坑(LPP)信号的方式之说明示意图。 |
