| 主权项 |
1.一种监测闸极导体对深沟渠电容对不准的测试键结构,包含有:一基底;复数个呈交错棋盘状排列之深沟渠电容结构,深埋于该基底内;复数行闸极导线图案,设于该基底上,并通过该复数个深沟渠电容结构;一第一位元线插塞,设于一第一深沟渠电容结构之右侧,且该第一位元线插塞系由复数个第一辅助位元线插塞所环绕;一第二位元线插塞,设于一第二深沟渠电容结构之左侧,且该第二位元线插塞系由复数个第二辅助位元线插塞所环绕,其中该测试键结构具有一镜面对称线使该第一辅助位元线插塞与该第二辅助位元线插塞向对于该镜面对称线呈镜面对称排列者;一主动区域,设于该基底内,并电连接该第一位元线插塞与该第二位元线插塞;以及复数列位元线,包含有一讯号进位元线,其电连接该第一位元线插塞,一讯号出位元线,其电连接该第二位元线插塞,以及复数条浮置的虚设位元线通过该复数个第一以及第二辅助位元线插塞。2.如申请专利范围第1项所述之监测闸极导体对深沟渠电容对不准的测试键结构,其中该深沟渠电容结构包含有单边埋藏导电带(single side buried strap,SSBS)。3.如申请专利范围第1项所述之监测闸极导体对深沟渠电容对不准的测试键结构,其中该闸极导线图案包含有一氮化矽盖层。4.如申请专利范围第1项所述之监测闸极导体对深沟渠电容对不准的测试键结构,其中该复数列位元线系形成于一介电层上。5.如申请专利范围第1项所述之监测闸极导体对深沟渠电容对不准的测试键结构,其中该第一位元线插塞与该第二位元线插塞相对于该镜面对称线呈镜面对称排列。6.如申请专利范围第1项所述之监测闸极导体对深沟渠电容对不准的测试键结构,其中该复数个呈交错棋盘状排列之深沟渠电容结构相对于该镜面对称线不呈镜面对称排列。7.如申请专利范围第1项所述之监测闸极导体对深沟渠电容对不准的测试键结构,其中该讯号进位元线与该讯号出位元线之间具有两条该虚设位元线。图式简单说明:图一为沟渠电容动态随机存取记忆体阵列布局示意图。图二为沿着图一中切线I-I之剖面示意图。图三为本发明较佳实施例用以线上监测GC-DT对不准情形测试键布局示意图。图四为图三中沿着切线II-II所示之剖面示意图。图五为图三中沿着切线III-III所示之剖面示意图。图六为图三中沿着切线IV-IV所示之剖面示意图。 |
