| 摘要 |
本发明揭示一种半导体积体电路，其课题是在搭载于半导体积体电路的电压产生电路当中，不使晶片占有面积增大而抑制电源投入时之过激。本发明之内部电压产生电路(2)具有从外部所供应的第】电压(Vext)产生第2电压(Vref)的电压产生电路(10)；以及依第2电压产生第3电压(Vint)的输出缓冲器(11)，并将第3电压作为内部电路的动作电源。又具有可将第2电压的输出节点导通成预定电位的第1开关(15)；以及应答第1电压之投入，使第1开关于预定期间形成ON状态的控制电路(17)。本发明是不限制输出缓冲器的输出端子，而是将其前段电压产生电路的输出限制在预定电压。进行该限制的第1开关的电晶体尺寸只要格外比输出缓冲器的输出电晶体尺寸小即可，并不会使晶片占有面积增大。 |
