| 主权项 |
1.一种具有记忆电晶体之记忆胞,其在半导体本体(1)或半导体层之上侧上具有闸极电极(2),其配置在源极区(3)和汲极区(4)之间,这些区域形成在半导体材料中且藉由介电质材料而与半导体材料相隔开,其特征为:至少在源极区(3)及闸极电极(2)之间以及在汲极区(4)及闸极电极(2)之间存在一种层序列,其在各边界层(5,7)之间含有一种储存层(6)。2.如申请专利范围第1项之记忆胞,其中闸极电极(2)配置在一种半导体材料中所形成之沟渠中。3.如申请专利范围第1或第2项之记忆胞,其中至少一边界层(5)(其面向半导体材料)是一种相对介电常数至少是3.9之材料。4.如申请专利范围第1或第2项之记忆胞,其中至少一边界层(5)(其面向半导体材料)是一种相对介电常数至少是7.8之材料。5.如申请专利范围第1或第2项之记忆胞,其中至少一边界层(5)(其面向半导体材料)是一种相对介电常数至少是20之材料。6.如申请专利范围第1或第2项之记忆胞,其中在半导体材料和储存层(6)之间存在一种至少2eV之位障高度。7.如申请专利范围第1或第2项之记忆胞,其中至少一边界层(5,7)含有氧化物或矽酸盐。8.如申请专利范围第1或第2项之记忆胞,其中至少一边界层(5,7)含有氮化物或氧化之氮化物。9.如申请专利范围第1或第2项之记忆胞,其中至少一边界层(5,7)含有Al2O3或Ta2O5。10.如申请专利范围第1项之记忆胞,其中该储存层(6)是一组未掺杂之矽,氧化钽,钽酸盐,铪矽酸盐,氧化铪,氧化钛,钛酸盐,氧化锆,氧化镧及氧化铝所构成之材料。11.如申请专利范围第1或第2项之记忆胞,其中此储存层(6)是氧化钽或钽酸盐。12.如申请专利范围第1或第2项之记忆胞,其中此储存层(6)是铪矽酸盐或氧化铪。13.如申请专利范围第1或第2项之记忆胞,其中此储存层(6)是氧化钛或钛酸盐。14.如申请专利范围第1或第2项之记忆胞,其中此储存层(6)是氧化锆,氧化镧或氧化铝。15.一种由申请专利范围第1至14项中任一项之记忆胞所形成之配置,其特征是:其是一种记忆体,其中闸极电极(2)分别与作为字元线用之导电轨(8)在电性相连,记忆胞之源极区(3)及汲极区(4)同时用作相邻记忆胞之汲极区或源极区。16.如申请专利范围第15项之配置,其中该包含此储存层(6)之层序列在半导体材料上整面上施加在闸极电极(2)和半导体材料之间以及施加在导电轨(8)和半导体材料之间。17.如申请专利范围第15项之配置,其中此储存层(6)在半导体材料中所存在之沟渠(其中配置至少一个闸极电极(2))之各壁之间及/或一个相邻之沟渠之间中断。18.如申请专利范围第15,16或17项之配置,其中闸极电极(2)在半导体材料中配置在V形沟渠中或至少具有倾斜式对准之壁面之沟渠中。19.如申请专利范围第15项之配置,其中相同记忆胞之源极区(3)及汲极区(4)之间之距离最多是180nm。20.如申请专利范围第18项之配置,其中相同记忆胞之源极区(3)及汲极区(4)之间之距离最多是150nm。21.一种如申请专利范围第1至20项中任一项之记忆胞或其配置之制造方法,其特征为:第一步骤中在半导体材料(1)中或半导体层中制成沟渠(14)或多个互相平行延伸之沟渠且在侧面上制成相邻之作为源极(3),汲极(4)及至少一条位元线用之掺杂区,第二步骤中施加一种由下边界层(5),储存层(6)及上边界层(7)所构成之储存层(6),第三步骤中在沟渠中施加一种用于各别闸极电极(2)中之导电性材料且使此种材料结构化成至少一种作为字元线用之导电轨(8)。22.如申请专利范围第21项之方法,其中在第一步骤中对多个沟渠进行蚀刻,各沟渠中以氧化物填入;植入一种掺杂物质以形成各掺杂区;在使用一种遮罩(其覆盖此沟渠之作为STI沟渠用之部份(作为电性隔离用))之情况下使至少这些区域(其用作闸极电极)中之氧化物被去除。23.如申请专利范围第21或22项之方法,其中在第二步骤中施加一种由下边界层(5),储存层(6)及上边界层(7)所构成之层序列。24.如申请专利范围第23项之方法,其中在第二和第三步骤之间上边界层及储存层至少在半导体材料中所存在之沟渠(其用于至少一个闸极电极中)之各壁之间及/或二个相邻沟渠之间被充份地去除直到至少至下边界层为止。25.如申请专利范围第21或22项之方法,其中在第一步骤中沟渠以介电质材料填入,且在使用一种遮罩之情况下在介电质材料中制成各开口(25),在第三步骤中在每一此种开口中加入该导电性材料。26如申请专利范围第24项之方法,其中在第一步骤中沟渠以介电质材料填入,且在使用一种遮罩之情况下在介电质材料中制成各开口(25),在第三步骤中在每一此种开口中加入该导电性材料。27.如申请专利范围第21或22项之方法,其中第一步骤中各沟渠以介电质材料填入,施加一种由介电质材料所构成之层(19),在第二步骤之前垂直于沟渠在介电质材料中制成一种条形之开口或多个互相平行而对准之条形之开口,在第三步骤中在每一此种开口中施加一种导电性材料。28.如申请专利范围第23项之方法,其中第一步骤中各沟渠以介电质材料填入,施加一种由介电质材料所构成之层(19),在第二步骤之前垂直于沟渠在介电质材料中制成一种条形之开口或多个互相平行而对准之条形之开口,在第三步骤中在每一此种开口中施加一种导电性材料。29.如申请专利范围第24项之方法,其中第一步骤中各沟渠以介电质材料填入,施加一种由介电质材料所构成之层(19),在第二步骤之前垂直于沟渠在介电质材料中制成一种条形之开口或多个互相平行而对准之条形之开口,在第三步骤中在每一此种开口中施加一种导电性材料。图式简单说明:第1图记忆胞配置之俯视图。第2,3图在不同之制造步骤之后第1图中所标记之横切面。第4图对应于第3图之另一种形式之横切面。第5,6图在第1或第4图中所标记之横切面中第3,4图之实施形式。第7图对应于第3图之横切面中之另一实施形式。第8,9图另一实施形式中对应于第5或第3图之横切面。第10,12,13图说明另一制造方法所用之俯视图。第11图说明另一制造方法所用之横切面。 |
