一种多簇处理器及其脚本设计和连接方法

摘要

本发明提供一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路、一系统地址空间、复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各多核CPU处理器单元依次通过一簇内多核CPU状态采集单元、所述簇工作状态监控单元连接数据通路控制单元，并通过一通路选择单元、CCI电路连接系统地址空间；数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各通路选择单元均通过直通通路单元连接系统地址空间。本发明既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果，以提高系统性能。

主权项

一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路和一系统地址空间，其特征在于：还包括复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各所述多核CPU处理器单元依次通过一所述簇内多核CPU状态采集单元、所述簇工作状态监控单元连接所述数据通路控制单元，并通过一所述通路选择单元、所述CCI电路连接系统地址空间；所述数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各所述通路选择单元均通过所述直通通路单元连接系统地址空间。