| 摘要 |
Інтелектуальна розподілена система пам'яті з ієрархічними кільцевими шинами, в якій додатково до підсистеми інтелектуальної пам'яті першого рівня (ПІП-1) введена підсистема інтелектуальної пам'яті другого рівня (ПІП-2), а також уведений блок управління взаємодією інтелектуальних підсистем пам'яті різних рівнів (БУВ), замінені роздільники в ПІП-1 і в ПІП-2 на простіші, замінена схема секторного набору, що забезпечує можливість зменшити кількість провідників кільцевої шини практично в два рази за рахунок передачі частини даних за годинниковою стрілкою, а іншої частини - проти годинникової стрілки. При цьому отримані широкі функціональні можливості, що забезпечено шляхом ущільнення при передачі інформації по кільцевій шині в певні кванти часу при роботі системи, а в блок службових функцій додатково введені вузол синхронізації внутрішніх процесів кільцевої шини і вузол інтерфейсу для зв'язку з кільцевою шиною даних. |
