Interface for linking two data processing systems.

摘要

Ankoppeleinrichtung zum Ankoppeln zweier Datenverarbeitungsanlagen (ZM1 bzw. KZ) mit einer ersten bzw. zweiten Taktleitung (TS1 bzw. TS2), einem ersten bzw. zweiten Sendebus (SB1 bzw. SB2), einem ersten bzw. zweiten Adressenbus (AB1) bzw (AB2), und einem ersten bzw. zweiten Empfangsbus (EB1 bzw. EB2). Pro Adresse sind je zwei Speicherzellen (K1 bis Kn und L1 bis Ln) mit zugehörigen Adreßdecodierern (M1 bis Mn und N1 bis Nn) vorgesehen. Die Adreßdecodierer erhalten über den ersten Adressenbus (AB1) und über den zweiten Adressenbus (AB2) die Adressen und geben bei Erkennung der zugeordneten Adresse Decodiersignale an die Speicherzellen ab. Mit Hilfe einer Taktsteuerung (TST1, TST2) werden Schreibbefehle und Lesebefehle erzeugt, mit Hilfe derer die einzelnen Bits der beiden Sendebusse (SB1, SB2) in die jeweils adressierten Speicherzellen eingeschrieben und über die beiden Empfangsbusse (EB1, EB2) weitergeleitet werden.