一种高速高精度的CMOS锁存比较器

摘要

一种高速高精度的CMOS锁存比较器，包括前置放大级、锁存比较级和推挽输出级，前置放大级将输入信号放大后输出给锁存比较级进行比较后输出给推挽输出级，将锁存比较级的输出转换为逻辑信号输出。前置放大级采用有源电流镜为负载的差动对电路结构，锁存比较级采用差分输入电路结构，推挽输出级是输出缓冲区，将锁存比较级的输出转换为逻辑信号输出。

主权项

一种高速高精度的CMOS锁存比较器，基于预放大锁存比较器原理，其特征在于，包括前置放大级、锁存比较级和推挽输出级，前置放大级将输入信号放大后输出给锁存比较级进行比较后输出给推挽输出级，将锁存比较级的输出转换为逻辑信号输出；前置放大级采用有源电流镜为负载的差动对电路结构，包括PMOS管P1、P2，NMOS管N1、N2、N3，PMOS管P1和PMOS管P2的源极均连接电源VDD，PMOS管P1的栅极与PMOS管P2的栅极互连并与PMOS管P1的漏极和NMOS管N1的漏极连接在一起并作为前置放大级的一个输出端，输出电压V₀₁，PMOS管P2的漏极连接NMOS管N2的漏极并作为前置放大级的另一个输出端，输出电压V₀₂，NMOS管N1的栅极连接参考电压Vref，NMOS管N2的栅极连接输入电压Vin，NMOS管N1的源极与NMOS管N2的源极和NMOS管N3的漏极连接在一起，NMOS管N3的栅极连接偏置电压Vbias，NMOS管N3的源极接地GND；锁存比较级采用差分输入电路结构，包括PMOS管P3、P4、P5，NMOS管N4、N5、N6，为折中考虑增益和带宽对精度和速度的影响，锁存比较级正向输入端的负载管PMOS管P4作为负电阻与二极管连接的PMOS管P3并联，以增大电平翻转时流过该支路的电流；PMOS管P3的源极、PMOS管P4的源极以及PMOS管P5的源极均连接电源VDD，PMOS管P3的栅极与PMOS管P3的漏极、PMOS管P4的漏极、PMOS管P5的栅极以及NMOS管N4的漏极连接在一起，PMOS管P4的栅极连接PMOS管P5的漏极和NMOS管N5的漏极并作为预放大锁存级的输出端，NMOS管N4的栅极和NMOS管N5的栅极作为锁存比较级的输入端，分别连接前置放大级的输出电压V₀₁和V₀₂，NMOS管N4的源极连接NMOS管N5的源极和NMOS管N6的漏极，NMOS管N6的栅极连接偏置电压Vbias，NMOS管N6的源极接地GND；推挽输出级包括PMOS管P8、P9，NMOS管N10、N11，PMOS管P8和PMOS管P9的源极均连接电源VDD，PMOS管P8的栅极连接锁存比较级的输出端，PMOS管P8的漏极与PMOS管P9的栅极、NMOS管N11的栅极以及NMOS管N10的漏极连接在一起，NMOS管N10的栅极连接偏置电压Vbias，NMOS管N10的源极接地GND，PMOS管P9的漏极连接NMOS管N11的漏极并作为推挽输出级的输出端，该输出端也是CMOS锁存比较器的输出端，NMOS管N11的的源极接地GND。