| 摘要 |
<p>Es wird eine Schaltungsanordnung zur Auswertung eines Video-Synchronsignales (VCS) beschrieben. Voraussetzung ist, daß das Video-Synchronsignal (VCS) aus Zeilenwechselimpulsen (H) besteht, deren regelmäßige Folge zwischen zwei Halbbildern durch einen Bildwechselimpuls unterbrochen ist und der zeitliche Abstand zwischen den Flanken eines Bildwechselimpulses und den Flanken des darauffolgenden ersten Zeilenwechselimpulses für jedes Halbbild charakteristisch ist. Bei der beschriebenen Schaltungsanordnung beruht die Auswertung des Video-Synchronsignales auf einem Bildwechselimpuls und den auf ihn folgenden Zeilenwechselimpulsen. Diese Auswertung wird bewirkt durch einen Detektor (R, C, VG), durch den die Bildwechselimpulse im Video-Synchronsignal (VCS) detektiert werden. Weitere Mittel sind eine an den Ausgang des Detektors (R, C, VG) angeschlossene erste Logik (G1), mit der der Lauf eines von einem Oszillator (OS) getakteten ersten Zählers (Z1) gesteuert wird, zwei Decoder (D1, D2), die an die Zählstufen des ersten Zählers (Z1) angeschlossen sind und die einen Ausgangsimpuls abgeben, solange der Zählerstand einen für jeden Decoder vorbestimmten Zählbereich durchläuft, und eine an die Decoder (D1, D2) angeschlossene zweite Logik (G2, G3). Dieser Logik wird auch das Video-Synchronsignal (VCS) zugeführt. An ihren Ausgangsvariablen (H1, H2) ist erkennbar, ob einer der beiden Decoder (D1, D2) und welcher der beiden Decoder (D1,D2) während eines Impulses im Video-Synchronsignal (VCS) einen Ausgangsimpuls abgegeben hat.</p> |
