| 主权项 |
1 一种积体数位电路,由一种第一导电型之一个MOS电晶体组成,其吸极 合至一输出接头并经由一第一副电路连接至一第一电源接头,其闸极连接至一第一输入接头,而其源极则经由一第二副电路连接至一第二电源接头,此第三副电路包括第一种导电型之至少一个第二Mm电晶体,并经由一第二输入接头驱动第一及第二副电路,此种积体数致位电路之特点为求抑制所谓之「热我子应力」 计,乃系采取下列步骤中之至少一项,依据一项步骤,令第一电晶体之临限电压高于第二电晶体者,而依据另一步骤,令第一电晶体之通道长度大于第二电晶体者。2 根据申请专利范围第 1项之积体数位电路,其特点为第一输入接头载有其效値在第一与第二电源电压之间的电压。3 根据申请专利范围第 1项之积体数位电路,其特点为第一导电型为WOS型式。4 根据申请专利范围第3项之积体数位电路,其特点为第一电晶体之闸极系径由一NMOs电晶体连接至第一电源头。5 根句申请专利范围第 1 , 2或3项之积组数位电路,其特点为第一电晶体之通道长度大于一微米,第二电晶体之通道长度,]、于一微米。固示简单说明,田 1为依据本发明之一种积体数位电路之一具体实例。固2表示依据本发明之一种积体效位电路之一另外具体实例。 |
