| 主权项 |
1.一种不变性记亿单元行列(1),包括:多数个包含有形成于半导体基片(3)之正面中之源极-吸极区(SD)之转体(2),每一导体(2)系第二电导型沈厚掺杂区,所述第二电导型式系与该半导体基片(3)之基本材料之第一电导型型式相反,上述之每一导体(2)系埋设于该正面上之比较厚的第一绝缘氧化物条体(5)之下方,各该源极一吸极区(SD)系藉一通道区(C)而和至少该正面上之一前述源极一吸极区相距分开;设于该半导体基片之正面位于每一对导体(2)之间且位于每一对通道区(C)之间之氧化物区(6);一设于前述每一通道区上方之浮闸(8),让浮闸(8)系藉一闸氧化物层(9)而和该正面上之通道区隔开,其中该浮闸(8)系延伸于每一相邻之厚场氧化区(6)之一部分之上方,彼等延伸部之延伸方向系和前述导体(2)之延伸方向大致成直角;一沿着前述正面延伸于该浮闸(8)上方之控制闸(10),此控制闸(10)系藉一中位准介电层(11)而和前述浮闸(8)隔开;以及多数値与该控制闸(10)接触并延伸于该控制闸(10)及该第一绝缘氧化物条体(5)上方之字元线(13),彼等字元线(13)之延伸方向大致上系和前述导体(2)之延伸方向成直角;其中每一包含有源极-吸极区(SD)之导体(2)复包含一矽化区(4)。2.如申请专利范围第1项之记忆单元行列(1),包含有与该半导体基片(3)之基本材料之电导型式相同之通道停止区(7),该通道停止区系设于前述氧化物区(6)下方。3.如申请专利范围第1项之记忆单元行列(1),其中该氧化物区(6)为厚的场氧化物区。4.如申请专利范围第1项之记忆单元行列(1),其中该氧化物区(6)系延伸至该半导体基片(3)之淀积氧化物。5.如申请专利范围第1项之记忆单元行列(1),其中该氧化物区(6)系延伸进入该半导体基片(3)中之淀积氧化物。6.如申请专利范围第1项之记忆单元行列(1),包含有设于前述正面上,位于该等字元线之间,并延伸于该第一绝缘氧化物条体(5)之一部分及该氧化物区(6)上方之第二绝缘氧化物条体(14)。7.如申请专利范围第1项之记忆单元行列(1),其中该半导体基片(3)系矽,而该第一电导型式系P型,该第二电导型式系N型。8.如申请专利范围第1项之记忆单元行列(1),其中该浮闸(8)及该控制闸(10)系掺杂的多晶矽层。9.如申请专利范围第1项之记忆单元行列(1),其中该字元线(13)包含掺杂的多晶矽。10.如申请专利范围第1项之记忆单元行列(1),其中,与该中位准介电层(11)有关之电容系较与该闸氧化物层(9)有关之电容大。11.如申请专利范围第1项之记忆单元行列(1),其中该中位准介电层(11)包含矽氧化物。12.如申请专利范围第1项之记忆单元行列(1),包含有邻接该控制闸(10)及该浮闸(8)之侧壁氧化物间隔体(12)。13.如申请专利范围第1项之记忆单元行列(1),其中邻接前述通道区(C)之该等源极-吸极区(SD)中至少有一系具有渐变杂质浪度 (graded impuritiesconcentrations)。14.如申请专利范围第1项之记忆单元行列(1),其中该闸氧化物属(9)包含一隧道区(9a)。15.如申请专利范围第1项之记忆单元行列(1),其中该下方通道停止区(7)被掺杂以硼。16.如申请专利范围第1项之记忆单元行列(1),其中该浮闸(8)之侧面系具有一生长氧化物,旨在增进资料保存能力。图示简单说明:第1图为本发明之交叉点式FAMOS行列之一部分之等角剖视图。第2图为本发明之装置之上视图。第3a-3d图为第2图及第1图之右内剖面所示之装置于各种不同的制造阶段之剖面正视图。第4a-4d图为第2图及第1图之左内剖面所示之装置于各种不同的制造阶段之剖面正视图。第5a及5b图为本发明之交叉点式FAMOS行列之一部分之等角剖视图; |
