| 主权项 |
1﹒一种电路安排可将包含字元接字元,连续n位元之位元顺序自串联转换为并联之形式,其特征包括一串并联转换器(1)将输入位元倾序转换成任意时钟相位之n位元位元组(Bi)。一种同步电路(2)可侦测输入位元顺序之字元界定及,比较该字元界定与转换器(1)之时钟相位,产生一表示串并联转换器(1)同步偏置的控制信号(5),及电路(3,4,5)重新安排串并联转换器(1)字元接字元之n位元位元组(Bi),并以控制信号(S)使其中之n位元字元(Wi)以并联形式传递。2﹒如申请专利范围第1项所述之电路安排,其特征在电路(3,4,5)重新安排串并联转换器(1)之n位元位元组(Bi),其包括:电路(314)将串并联转换器(1)传递之每两连续n位元位元组(Bi)组成一2n位元位元组(BBi)其中由串并联转换器(1)所传递之两连续n位元位元组之(Bi,B2)的第二位元组(B2)以并联加至第一位元组(Bi),及一种2n选n的选择电路(5),其中每一2n位元位元组(BBi)被转移为并联,并以控制信号(S)选择输入部份之n位元使其并排输出。3﹒如申请专利范围第2项所述之电路安排其特征在组成2n位元位元组(BBi)之电路(3,4),其包括:延迟电路(3)使串并联转换器(1)传况之并联的每一n位元位元组(Bi),在传递至n并联输出端(6)延迟一串并联转换器(1)时钟信号Oc的一个周期,及种流排(4)使串并卅传抉器(1)所传递之每一并联n位元位元组(Bi)无延迟,以使电路(3,4)之2n全部输出端(6,4)以提供并联于2n位元位元组,其包括,在第一部份,由串并联转换器(1)并联传递之两连续n位元位元组(Bi)的第一组,在第二部份,为该两连续n位元位元组(Bi)之第二组。图示简单说明图示上边为本发明之电路方块图,下边为电路各点之连续出现之位元组。 |
