| 主权项 |
1.一种积体电路结构包括:一具斜端缘之第一绝缘区其设于一基质之 缘表面上;及一第二绝缘区其邻接前述第一绝缘区而设于前述基质之表面上,其中前述第一与第二绝缘区之间之一凹陷接面具有一蚀刻窗口其自前述绝缘区之凹陷接面之一上表面处开始延伸经由前述接面而达前述基质之表面处。2.如申请专利范围第1项之积体电路结构,其中前述窗口包括一延伸至前述基质内之沟槽延伸部。3.如申请专利范围第1项之积体电路结构,其中前述窗口包含导电材料。4.如申请专利范围第1项之积体电路结构,其中前述基质具有一位在前述第一绝缘区下侧之第一掺杂半导体区。5.如申请专利范围第1项之积体电路结构,其中前述基质具有一位在于前述第二绝缘区下侧之第二掺杂半导体区。6.如申请专利范围第1项之横体电路结构,其中前述基质具有一掺杂半导体区其位于前述第一及第二绝缘区中之一区之下侧且前述掺杂半导体区于前述窗口下侧延伸。7.如申请专利范围第1项之积体电路结构,其中一掺杂半导体嵌入区系设于前述基质内并位于前述窗口下侧。8.如申请专利范围第1项之积体电路结构,其中一掺杂半导体嵌入区系设于前述基质内并位于前述窗口下侧且前述窗口包含导电材料。9.如申请专利范围第1项之积体电路结构,其中一第一掺杂半导体区系设于前述第一绝缘区下侧,其中一第二掺杂半导体区系设于前述第二绝缘区下侧,且其中前述第二掺杂半导体区之掺杂型式系与前述第一掺杂半导体区者相同。10.如申请专利范围第1项之积体电路结构,其中一第一掺杂半导体区系设于前述第一绝缘区下侧,其中一第二掺杂半导体区系设于前述第二绝缘区下侧,且其中前述第二掺杂半导体区之呤维型式系与前述第一掺杂半导体区者相反。11.如申请专利范围第1项之积体电路结构,其中一第一掺杂半导体区系设于前述第一绝缘区下侧,其中一第二掺杂半导体区系设于前述第二绝缘区下侧,且其中前述第一掺杂半导体区之掺杂型式系与前述第二掺杂半导体区者相同,且其中至少邻接前述半导体区之窗口表面系以电绝缘材料加以覆盖且其中前述窗口系以导电材料加以充填。12.如申请专利范围第1项之积体电路结构,其中前述第一绝缘区包括一增长氧化物。13.如申请专利范围第1项之积体电路结构,其中前述第一绝缘区包括沈积氧化物。14.如申请专利范围第1项之积体电路结构,其中前述第一绝缘区包括沈积氧化物及沈积氮化物。15.一种用以在积体电路结构中形成一自调式窗口之制程,其包括:依一方式在一基质表面上形成一第一绝缘区使得前述第一绝缘区具有一斜端缘,形成一位在前述基质表面上并邻接前述第一绝缘区之第二绝缘区使得一凹陷部形成在前述第一与第二绝缘区之一接面处,及在形成于前述第一与第二绝缘区之接面处之凹陷部中蚀刻一窗口,其中前述窗口自前述第一与第二绝缘区之接面处之凹陷部之上表面处延伸穿越前述第一与第二绝缘区之接面。16.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中前述窗口包括一延伸至前述基质内之窗口延伸部。17.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中前述窗口至少部分以导电材料加以充填。18.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中在形成前述第一绝缘区之前先在前述第一绝缘区下侧实施一第一,掺杂半导体区之掺杂作业。19.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中在形成前述第一绝缘区之前先在前述第一绝缘区下侧实施一第一掺杂半导体区之掺杂作业,前述掺杂作业系依一方式实施使得前述第一掺杂半导体区在前述第一与第三绝缘区之接面下侧延伸。20.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中掺杂系经由前述窗口而嵌入至前述基质内以便在前述基质内之窗口下侧形成一掺杂半导体嵌入区:21.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中在形成前述第二绝缘区之前先在前述第二绝缘区下侧实施一第二掺杂半导体区之掺杂作业。22.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制造,其中至少在形成前述第二绝缘区之前先在前述第一绝缘区下侧实施一第一掺杂半导体区之掺杂作业并于前述第二绝缘直下侧实施一第二掺杂半导体区之掺杂作业,且其中前述第一及第二掺杂半导体区系掺杂相同型式之掺杂材料。23.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制造,其中至少在形成前述第二绝缘区之前先在前述第一绝缘区下侧实施一第一掺杂半导体区之掺杂作业并于前述第二绝缘区下侧实施一第二掺杂半导体区之掺杂作业,且其中前述第一及第二掺杂半导体区系掺杂相反型式之掺杂材料。24.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中前述第一绝缘区及前述端缘系藉增长氧化物之方式而形成。25.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中前述第一绝缘区及前述端缘系藉化学气相沈积及蚀刻之方式而形成。26.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,复包含步骤:于前述基底表面上之窗口中形成一绝缘层。27.如申请专利范围第1项之积体电路结构,复包含:一形成于前述窗口中之前述基底表面处之簿窗口绝缘。28.如申请专利范围第1项之积体电路结构,其中前述蚀刻之窗口具有一宽度其系与前述第一及第二绝缘区之厚度无关。29.如申请专利范围第1项之积体电路结构,其中前述第二绝缘区具有一第二斜端缘其保位于前述第一绝缘区之斜端缘之对面30.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中前述窗口具有一宽度其系与前述第一及第二绝缘区之厚度无关。31.如申请专利范围第15项之用以在积体电路结构中形成一自调式窗口之制程,其中前述第二绝缘区具有一第二斜端缘其系位于前述第一绝缘区之斜端缘之对面。图示简单说明:图1(a)-1(g)系本发明之结构之典型实施例于连续制造阶段之截面视图。图2(a)一2(d)系本发明之结构之一典型实施例于连续制造阶段之截面视图。 |
