| 主权项 |
1.一在半导体记忆阵列中字线驱动器之排列法,该半导体记忆阵列有一群字线,位元线及记忆单元,该字线驱动器的其中之一适于选择该记忆单元的其中之相关者,该排列法之特点在于该字线驱动器被划分成至少三个次站,从任一该次站延伸而出的一字线没有耦合至相邻的次站,而相邻于该上述字线的另一字线则耦合至该另一次站。2.如申请专利范围第1项之排列法,其特点在于每一个被划分的该字线驱动器选择被置放于邻近的记忆阵列单元的该字线的一部份。3.如申请专利范围第1项之排列法,其特色在于该字线约长度与该字线驱动器的划分数目成反比。4.一在半导体记忆阵列内字线驱动器之排列法,该半导体记忆阵列有一群字线,位元线及记忆单元,一列解码器用于选择该字线,该字线驱动器,及一行解码器用于选择该位元线,该排列法其特色在于该记忆单元被划分成几群记忆单元,每一群记忆单元至少有两个字线驱动器,从任一该字线驱动器延伸而出的一字线没有耦合至相邻的字线驱动器,而相邻于该上述字线的另一字线则耦合至该另一字线驱动器,并且该字线驱动器连接至位于该半导体记忆阵列下半部的该列解码器。5.如申请专利范围第4项之排列法,其特色在于任一该字线驱动器选择邻近于任一该字线驱动器之记忆单元群内之该字线的一部分。6.如申请专利范围第4项之排列法,其特色在于该记忆单元群被排列于字线延伸的方向,并且该字线驱动器的数目 |
