记忆器大小选择之方法与装置

摘要

揭示一记忆体控制器供在间条多存储动态随机存取记忆体 (DRAM) 限定记忆体之大小。此系统保证相关之处理系统 (CPU) 可存取一持续记忆体阵列。补偿可根据记忆体之大小而选择。能控制固定大小DRAM之记忆体控制器以插入高或低位准于最高地址销上之方式选择最大大小以下之记忆体。由读出输入，控制器可决定在较高地址位址中记忆体空间不足，并可决定次一存贮体之补偿。

主权项

1.一种辨认具有多个位址线以存取在该记忆体贮存体中之数据贮存位置的记忆体贮存器之大小之方法,该方法含下列步骤:耦合某些位址线至第一电压位准;以处理装置决定每一位址线上之电压位准以辨别该某些线;产生根据某些线之表位址;及在该表位址读出贮存之项目以辨认该记忆体贮存器之大小。2.根据申请专利范围第1项之方法,其中该记忆体之大小系根据耦合至该第一电压位准之最高有效位之数目。3.根据申请专利范围第2项之方法,其中当三个最高有效位已耦合至第一电压位准时之记忆体大小仍然小于当二个最高有效位巳耦合至第一电压位准。4.在一具有多个忆体贮存器之电脑系统中,每一记忆体贮存器具有多个位址线,及一处理装置耦合在该记忆体贮存器,辨认每记忆体贮存器大小之方法含下列步骤:耦合每一记忆体贮存器之某些位址线在第一电压位准;以处理装置决定该记忆体贮存器之每一位址线之电压位准以辨认某些线;依照该某些线产生每记忆体贮存器之表位址;及为每一记忆体贮存器,在表位址中之表中读出贮存之项目以辨认该记忆体贮存器之大小。5.根据申请专利范围第4项之方法,其中该记忆体之大小视耦合至第一电压位准之最高有效位之数目而定。6.根据申请专利范围第5项之方法,其中该记忆体之大小在当三个最高有效位元耦合至第一电压位准时较当二个最高有效位耦合至第一电压位准时为小。7.在具有许多位址线以在该记忆体贮存器中存取数据贮存位置,辨认此记忆体贮存器大小之方法,含下列步骤:选择性耦合N个最高有效位址线之M个最高有效位址线至第一电压位准,其之MN;视耦合至第一电压位准之位址线M之数目之多寡而产生一位址表;及读出在该表位址之表中贮存之一项目以辨认该记忆体贮存器之大小。8.根据申请专利范围第7项之方法尚含当该记忆体贮存器之记忆体大小为零时,耦合该线中之一线至第一电压位准之步骤。9.根据申请专利范围第8项之方法,其中该线中之一线并非该线中之最高有效线。10.一种辨认许多记忆体贮存器之大小的方法,该记忆体贮器具有许多位址线以进出该记忆体中之数据贮存位置,该方法含下列步骤:为每一记忆体贮存器,限定该位址线之N最高有效线;选择性地耦合该N最高有效位址线之M最高有效线至第一电压位准,其中M