| 主权项 |
1.在一积体电路内具有感测线及检测线,一种结构可送出已确定的逻辑値至多阵列数位资料压缩元件之多输入端,该积体电路更包含:检测线驱动元件用以连接至该检测线而选择驱动该检测线许多交换元件,每个交换元件有连接至各自检测线之控制元件,第一个连接器元件连接至各自感测线及第二个连接器元件,其中该控制元件用以经由该交换元件,在该第一个连接器元件及第二个连接器元件间做讯号传导,逻辑电路元件连接至该第二连接器元件被选定者,用以提供逻辑状态讯号予该资料压缩元件,而且用以选出确定逻辑値之该结构包括:许多个预设逻辑状态建立元件,每个元件连接至该态测线其中一条,在没有讯号之情况下,经该交换元件,在该感测线每一条上建立预设逻辑状态,其中该交换元件由该检测线醇动元件所控制,以传导取代该预设罗辑状态之逻辑状态讯号,从该罗辑电路元件至该资料压缩器元件。2.如申请专利范围第1项所述之结构,其中该预设逻辑状态建立元件包含连接至该感测线之元件,使得在该检测线被激励之前能预先充电至该感测线。3.如申请专利范围第2项所述之结构,其中该预设逻辑状态建立元件包含一电阻器,每一个电阻器第一端接至各则构测线,第二端接至第一组电压源。4.如申请专利范围第2项所述之结构,其中该使用于充电之元件包括第一类预先充电用电晶体,连接在一构测线与第一组电压源间。5.如申请专利范围第2项所述之结构,其中该使用于充电之元件包括第二类预先充电用电晶体,连接在一构测线与第二组电压源间。6.如申请专利范围第1项所述之结构,其中该交换元件为一电晶体。7.在一积体电路上具有构测线及检测线,一种结构可送出已确定逻辑値至多输入线性回授移位暂存器(MISR)资料压缩器,该MISR资料压缩器速接至许多条构测线,连接至该检测线之检测驱动元件用以选择驱动该检测线,该积体电路亦包括:许多个电晶体,每个电晶体有一接至各自检测线之控制元件,第一个连接器元件连接至各别感测线及第二个连接器元件,该控制元件用以经由该交换元件,在该第一个连接器元件及第二个连接器元件间做讯号传导,逻辑电路元件连接至该第二连接器元件中被选定者,用以送出确定逻辑値之该结构包括:许多个电阻器,每个电阻器第一端接至第一组电压源及第二端连接至该各别感测线,当没有讯号之情况,经由该交换元件,在该感测线中建立一预设逻辑状态値,其中该电晶体由该检测线驱动元件所控制,以传导取代该预设逻辑状态之逻辑状态讯号,从该逻逻辑电路元件更该资料压缩器元件。8.在一积体电路上具有感测线及检测线,一种结构可送出已确定逻辑値至多输入线性回授移位暂存器(MISR)资料压缩器,而该MISR资料压缩器连接至许多条感测线,连接至该检测线之驱动元件用以选择驱动该检测线,该积体电路更包括:许多个电阻器,每个电晶体有一接至各自检测线之控制元件,第一个连接器元件连接至各别感测线及第二个连按器元件,该控制元件用以在该第一个连接器光件及第二个连接器元件间做讯号传导,及逻辑电路元件连接更该第二连接器元件中被选定者,用以送出确定逻辑値之该结构包括:许多个第一类可预先充电用电晶体,每一个第一类可预先充电用电晶体连接更第一组电压源及该感测线其中一条,当没有讯号之情况,经由该电晶体,在该感测线中建立一预设逻辑状态値,其中该电晶体是由该检测线紧动元件所控制,以传导取代该预设逻辑状态之逻辑状态讯号,从该逻逻辑电路元件至该MISR资料压缩器。9.在一积体电路上具有感测线及检测线,一种方法出可送出已确定逻辑値至多阵列数位资料压缩器元件多输入端,该积体电路更包含:连接至该检测线之元件而用以选择驱动该检测线;许多交换元件,每一交换元件有一控制元件连接至一各别检测线,第一个连接器元件连接至各别感测线及第二个连接器元件,该控制元件用以经由该交换元件,在该第一个连接器元件及第二个连接器元件间做讯号传导,逻辑电路元件连接至该第二连接器元件其中一条,该方法包括以下步骤:当没有加上讯号之情况,可经由该交换元件,在该感测线中建立一预设逻辑状态値,其中该交换元件是由该检测线驱动元件所控制,以传导取代该预设逻辑状态之逻辑状态讯号,从该逻逻辑电路元件至该资料压缩器元件;接着于该检测线上选择加上检测讯号至该交换元件,以致能每一交换元件,使该感测线上送出一感测讯号,此讯号从连接至该各别交换元件之每一逻辑电路元件至该资料压缩器元件之输入端。10.如申请专利范围第9项所述之方法,其中该交换元件为一测试电晶体。11.申请专利范围第9项所述之方法亦包含下列步骤:在送出检测讯号前,经由许多连接在一电压源元件及该感测线间之预先充电用电晶体来预先充电;及在没有该感测讯号时,允许该预先充电电晶体提供该预设逻辑状态至该资料压缩器元件。12.如申请专利范围第9项所述之方法,其中该预设逻辑状 |
