| 主权项 |
1﹒一种用来防止静电电压的半导体装置,具有一内电路连接在一电压源线和一接地电压线之间,该半导体装置包括:一静电电压导引装置,以平行于该内电路的方式,连接在该电压源线和接地电压线之间,而且当比一预定电压高的一电压被施加到该电压源线时,该静电电压导引装置可以比该内电路更快速地运作。2﹒如申请专利范围第1项所述之半导组装置,其中该静电电压导引装置包括一NMOS电晶体,该NMOS电晶体的一通道形成在该电压源线和接地电压线之间,且NMOS电晶体的一闸极被接地到该接地电压线。3﹒如申请专利范围第2项所述之半导体装置,其中该NMOS电晶体的崩溃电压比该内电路的一电晶体之崩溃电压低。4﹒一种用来防止一静电电压的半导体装置,具有一内电路连接在一电压源线和一接地电压线之间,该半导体装置包括:预定导电型式的第一和第二扩散区,分别形成在该电压源线和接地电压线的下方,且分别经由形成于每一个电压源线和接地电压线上的接触区,与该电压源线和接地电压线接触,该电压源线和接地电压线在一预定方向上是彼此平行的;以及一导电层,延伸过该第一和第二扩散区、以及该接地电压线,且经由至少形成于该接地电压线上的一接触区,与该接地电压线接触。5﹒如申请专利范围第4项所述之半导体装置,其中该扩散区的预定导电型式是一n型。6﹒如申请专利范围第4项所述之半导体装置,其中该导电层是用多晶体矽作成的。图示简单说明第1图是一习知半导体装置的布置示意图。第2图是依照本发明的一实施例的半导体装置之布置示意图。第3图是依照本发明另一实施例的半导体之布置示意图。第4图是显示图2和3的一等效电路。 |
