发明名称 可程式规划的输出驱动电路
摘要 一个可程式输出驱动电路,具在不同频率最佳杂讯裕度之多驱动能力。平行地设计几个信号路径,每个包含利用一个下降(pull-down)和提升(pull-up)电晶体做成一个驱动单元。某些路径除能利用NAND闸减慢驱动电路,以减低在低频伴随杂讯、能设计不同型式的平行结构,允许输出信号的可变上昇和下降时间,和偏斜负载循环( duty cycle)。
申请公布号 TW205425 申请公布日期 1993.05.01
申请号 TW081216255 申请日期 1992.05.21
申请人 三星半导体有限公司 发明人 杰.鲁兹
分类号 H03K17/16 主分类号 H03K17/16
代理机构 代理人 林敏生 台北巿南京东路二段一二五号七楼伟成第一大楼
主权项 1﹒一种以金属氧化半导体技术实施导电流从一个VDD端到一个GND端之可程式输出驱动电路,此驱动电路包括:一个第一二端输入AND间,其有一个第一输入耦合到一个二进位选择输入信号SEL,和一个第二输入耦合到驱动电路的一个输入;一个第一延迟电路,使用于配合该第一二端输入AND闸的一个时间述迟,具有一个输入耦合到该驱动电路输入;一个N通道下降电晶体,具有泄极连接到驱动电路的一个输出,一个闸极耦合到该第一延迟电路的一个输出,和一个源极耦合于GND端;一个第一可选择N一通道下降电晶体,具有一个泄极到该驱动电路输出,一个闸极耦合到该第一二端输入AND闸的一个输出,和一个源极耦合到GND端;一个反向器,具有一个输入耦合到该驱动电路输入;一个第二二端输入AND闸,具有一个第一输耦合到该输入信号SEL,和一个第二输入耦合到该反向器的一个输出:一个第二延迟电路,使用于配合该第二二端输入AND闸的时间延迟,具有一个输入耦合到该反向器输出;一个N通道下降电晶体,具有一个泄极耦合到VDD端,一个闸极耦合到该第二延迟电路的一个输出,和一个源极耦合到该驱动电路输出;和一个可选择N通道提升电晶体,具有一个泄极耦合到该NDD端,一个闸极耦合到该第二二端输入AND闸的一个输出,和一个源极耦合到该驱动电路输出。图示简单说明:图l系可程式输出驱动的电路图具有二操作水准:一个预设模式和一个高频模式;图系具有多水准操作之一个ROM可程式输出驱动的方块图。图3系二水准可程式输出驱动的电路图,其能偏斜一个输出信号的负载循环到大约50%;和图4系时序图,说明在偏斜电路对提升电晶体之一个控制脉波的产生。
地址 美国