| 主权项 |
1﹒一种电子电路,包含一记忆单元,该记忆单元具有一输入、一输出、以及连接该输入与输出之传送装置,该传送装置被安排成一第一状态或第二状态,以代表该记忆单元之资讯内容,该单元尚具有一位于该传送装置外之可程式电子元件,被安排成一程式状态或一未程式状态,该单元尚具有控制装置,其分别因应于该程式状态或未程式状态,且因而永久产生一控制信号俾分别控制讶第一与第二状态之一结合状态。2﹒根据申请专利范围第1项之电路,其中该传送装置包含电晶体之主电流路径,电晶体具控制电极连接至控制装置供接收控制信号之用。3﹒根据申请专利范围第2项之电路,其中该单元包含失效装置,在控制信号控制之下失效传送装置。4﹒根据申请专利范围第3项之电路,其中失效装置包括一失效电晶体,其有一主电流路径在传送装置及参考电压之间,其控制电极连接至控制装置以接收控制信号,或包括一阻挠元件于传送装置及参考电压之间。5﹒根据申请专利范围第3项之电路,其中该传送装置包含一传送电晶体之主电流路径,电晶体其控制电极连接至传送装置与参考电压之间一主电流路径上,及一控制电极连接至控制装置,该电晶体可由控制信号互补性地控制。6﹒根据申请专利范围第1项之电路,其中该控制装置包含可程式装置用以程式化可程式之元件,可程式装置包括一电流源供应一可程式电流至可程式元件,其可经由第一程式输入予以控制,其中之元件连接至第二程式输入,及一中间节点在电流源及耦合至传送装置之元件之间。7﹒根据申请专利范围第6项之电路,其中该电流源包括一供应电晶体具有一主电流路径在参考电压及元件之间,倘具有一控制电极连接至第一程式输入,或包括一供应二极体在第一程式输入及元件之间。8﹒根据申请专利范围第6项之电路,其中该中间节点经由电阻元件耦合至一参考电压。9﹒根据申请专利范围第6项之电路,其中该单元包含一双定态元件,其包括第一及第二反相器,每个均有第一第二共同可控制场效电晶体,其主电流路径成串联于第一及第二参考电压之间,并有控制极连接至互连至另一对电晶体之一主电流路径之间,第一反相器之输出节点耦合至中间节点。10﹒根据申请专利范围第9项之电路,其中该第一电晶体为P一通道型场效应电晶体(PFET),第二电晶体为n一通道型场效应电晶体(NFET),在第一反相器中之PFET较第二反相器之PFET为大,而第一反相器中之NFET较第二反相器中之NFET为小。11﹒根据申请专利范围第6项之电路,其中该单元包括一双定态元件,其包括在第一及第二参考电压间之第一及第二可共同控制之场放电晶体之串联电流安排,电晶体之控制电极彼此连接并至中间节点,倘包含第三场效电晶体,其主电流路径耦合至第一参考电压及中间节点间,而其控制电极连接至第一及第二电晶体之主电流路径之间。12﹒根据申请专利范围第6项之电路,其中该第二个可程式元件连接在中间节点及第三程式输入间,第二及第三程式输入则经由第一第二阻抗元件耦合至第一及第二参考电压。13﹒根据申请专利范围第6项之电路,至少尚有另一单元,其结构大体上与第一次提到之单元相同,单元具有各别输入连接至一行输入线,及其各别第一程式输入连接至一行解码线。14﹒根据申请专利范围第6项之电路,其中至少一单元与第一次提到之单元结构相同,单元具有各别输出连接至一位元线,其第二程式输入连接至一列解码线。15﹒根据申请专利范围第6项之电路,至少有第二及第三单元与首次提到单元结构相似,其中第一及第二单元之各别单元输入连接至一行输入线,并将其各别第一程式输入连接至一行解码线,其中第一及第二单元之各别输出连接至一位元线,并将其第二程式输入连接至一列解码线,其中之积体电路含ECL型外围电路供与单元交通。图示简单说明图1为本发明之原理;图2一6为本发明之可程式单元之不同具体实例;图7为复数个单元之安排;图8为本发明中之一积体电路之示意图。 |
