| 主权项 |
1﹒一种适于低功率、低杂讯及高功率用途之 微波异质接面双极性电晶体,具有一射极 、一基极以及一集极,其中基极系至少一 个半导体材料岛,此岛并未跨越该电晶体 之一主动区域之任何边界。 2﹒如申请专利范围第1项之微波异质接面双 极性电晶体,其中该至少一个基极岛系由 非导电区域所围绕。 3﹒如申请专利范围第2项之微波异质接面双 极性电晶体,其中该至少一个基极岛系与 至少部分覆盖非导电区域之一导电层相接 触。 4﹒如申请专利范围第1项之微波异质接面双 极性电晶体,其中该至少一个基极岛系与 一气桥相接触。 5﹒如申请专利范围第1项之微波异质接面双 极性电晶体,其中该集极与基梗系GaAs且 射极系AlxCa1─xAs。 6﹒如申请专利范围第1项之微波异质接面双 极性电晶体,其中该射极系至少一个半导 体材料岛,此至少一个岛并未跨越该电晶 体之主动区域之任何边界。 7﹒一种适于低功率、低杂讯及高功率用途之 微波异质接面双极性电晶体,包含: 一半绝缘之半导体基底; 一设置在该基底上之第一导电型式之 集极层; 至少一设置在该集极层上之第二导电 型式之基极岛; 一界定在该基底、集极层中并完全围 绕该至少一基极岛之主动区域; 一设置在该至少一基极岛上并具有较 该至少一基极岛之能隙为宽之第一导电型 式之射极;以及设置在该集极层、至少一 基极岛以及射极上之导电接点,其中该至 少一基极岛系设置在集极层上而未跨越主 动区域之任何边界。 8﹒如申请专利范围第7项之微波异质接面双 极性电晶体,其中该主动区域系由离子布 植所界定。 9﹒如申请专利范围第7项之微波异质接面双 极性电晶体,其中该至少一基极岛系由非 导电区域所围绕。 10﹒如申请专利范围第9项之微波异质接面 双极性电晶体,其中该至少一基极岛系与 至少部分覆盖非导电区域之一导电层相接 触。 11﹒如申请专利范围第7项之微波异质接面 双极性电晶体,其中该设置在至少一基极 岛上之导电接点系一气桥。 12﹒如申请专利范围第7项之微波异质接面 双极性电晶体,其中该基底、集极层以及 至少一基极岛系CaAs且射极系AlxGa1─ xAs。 13﹒如申请专利范围第7项之微波异质接面 双极性电晶体,其中该导电接点系欧姆式 14﹒如申请专利范围第7项之微波异质接面 双极性电品体,其中该集极层、至少一基 极岛以及射极系以磊晶方式予以沈积。 15﹒如申请专利范围第14项之微波异质接面 双极性电晶体,其中该架极层、至少一基 极岛以及射极系在原处予以掺杂。 16﹒如申请专利范围第7项之微波异质接面 双极性电晶体,其中该第一导电型式系n 型且第二导电型式系p型。 17﹒如申请专利范围第7项之微波异质接面 双极性电晶体,其中该射极系至少一半导 体材料岛,此至少一岛并未跨越该电晶体 主动区域之任何边界。 18﹒ 一种单石微波积体电路(MMIC) ,包含设 置在半绝缘之半导体基底上之适于低功率 、低杂讯及高功率用途之多数个电气互连 之微波异质接面双极性电晶体,其中各电 晶体包含: 一设置在该基底上之第一导电型式之集极 层; 至少一设置在该集极层上之第二导电型式 之基极岛; 一界定在该基底、集极层中且完全围绕该 至少一基极岛之主动区域; 一设置在该至少一基极岛上且具有较该至 少一基极岛之能隙为宽之第一导电型式之 射极;以及 设置在该集极层、至少一基极岛以及射极 上之导电接点,其中该至少一基极岛系设 置在集极层上而未跨越主动区域之任可边 界。 19﹒如申请专利范围第18项之单石微波积体 电路,其中该主动区域系由离子布植所界 定。 20﹒如申请专利范围第18项之单石微波积体 电路,其中该至少一基极岛系由非导电区 域所围绕。 21﹒如申请专利范围第21项之单石微波积 体电路,其中该至少一基极岛系与至少部 分覆盖非导电区域之一导电层相接触。 22﹒如申请专利范围第18项之单石微波积体 电路,其中设置在至少一基极岛上之导电 接点系一气桥。 23﹒如申请专利范围第18项之单石微波积体 电路,其中该基底、集极层以及至少一基 极岛系GaAs且 射极系AlxGal─xAs 。 24﹒如申请专利范围第18项之单石微波积体 电路,其中该导电接点系欧姆式。 25﹒如申请专利范围第18项之单石微波积体 电路,其中该集极层、至少一基极岛以及 射极系以磊晶方式予以沈积。 26﹒如申请专利范围第25项之单石微波积体 电路,其中该集极层、至少一基极岛以及 射极系在原处予以掺杂。 37﹒如申请专利范围第18项之单石微波积体 电路,其中该第一导电型式系n型且第二 导电型式系p型。 28﹒如申请专利范围第18项之单石微波积体 电路,其中该射极系至少一半导体材料岛 ,此至少一岛并未跨越该主动区域之任何 边界。 29﹒一种制造适于低功率、低杂讯及高功率 用途之微波异质接面电晶体之方法,包含 诸步骤: 提供一半绝缘之半导植基底; 在该基底上沈积一第一导电型式之集极层 在该集极层上沈积一第二导电型式之基极 层; 在该基极层上沈积一第一导电型式之射极 层,此射极层具有较该基极层为宽之能隙 在该基底、集极层、基极层以及射极层中 界定一主动区域; 在该射极层中界定一射极区; 在该基极层中界定至少一基极岛且使得该 至少一基极马之边界不跨越主动区域之边 界;以及 在该集极层、至少一基极岛以及射极上形 成导电接点。 30﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,复包含由离子 布植界定该主动区域。 31﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,复包含将该导 电接点形成为欧姆式。 32﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,复包含形成非 导电区域其围绕该至少一基极岛。 33﹒如申请专利范围第32项之制造微波异质 接面双极性电晶体之方法,复包含将设置 在该至少一基极岛上之导电接点形成为至 少部分覆盖该非导电区域。 34﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,复包含将设置 在该至少一基极岛上之导电接点形成为一 气桥。 35﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,复包含将该基 底、集极层以及基极层形成为GaAs。 36﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,复包含将该射 极层形成为AlxGal─xAs。 37﹒如申请专利范围第29项之制造微波异质 接面双极性电晶腹之方法,复包含以磊晶 片式沈积该集极层、基极层以及射极层。 38﹒如申请专利范围第37项之制造微波异质 接面双极性电晶体之方法,复包含在原处 掺杂该集极层、基极层以及射极层。 39﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,其中该第一导 电型式系n型且第二导电型式系p系。 40﹒如申请专利范围第29项之制造微波异质 接面双极性电晶体之方法,其中该界定射 极之步骤包含在该射极层中界定至少一射 极岛且使得该至少一射极马之边界不跨越 该主动区域之边界。 41﹒一种制造单石微波积体电路(MMIC)之方 法,此单石微波积体电路含有多数个适于 低功率、低杂讯及高功率用途之微波异质 接面双极性电晶体,包含诸步骤: 提供一半绝缘之半导体基底; 在该基底上沈积一第 导电型式之集极层 在该架极层上沈积一第二导电型式之基极 层; 在该基极层上沈积一第一导电型或之射极 层,此射极层具有较该基极层为宽之能隙 在该基底、集极层、基极层以及射极层中 与该电晶体之位置相对应处界定多数个主 动区域; 在各主动区域之射极层中界定射极区; 在各主动区域之基极层中界定至少一基极 岛且使得该至少一基极马之边界不跨越该 主动区域之边界; 在该集极层、至少一基极岛以及射极上形 成导电接点;以及 在该等电晶体间形成电气交互连接。 42﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含由离子布植界定 该多数个主动区域。 43﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含将该导电接点形 成为欧姆式。 44﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含形成非导电区域 其围绕该至少一基极岛。 45﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含将设置在该至少 一基极岛上之导电接点形成为至少部分覆 盖该非导电区域。 46﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含将设置在该至少 一基极马之导电接点形成为一气桥。 47﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含将该基底、集极 层以及基极层形成为GaAs。 48﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含将该射极层形成 为AlxGal─xAs。 49﹒如申请专利范围第41项之制造单石微波 积体电路之方法,复包含以磊晶方式沈积 该集极层、基极层以及射极层。 50﹒如申请专利范围第49项之制造单石微波 积体路之方法,复包含在原处掺杂该集 极层、基极层以及射极层。 51﹒如申请专利范围第41项之制造单石微波 积体电路之方法,其中该第一导电型式系 n型且第二导电型式系p型。 52﹒如申请专利范围第41项之制造单石微波 积体电路之方法,其中该界定射极之步骤 包含左该射极层中界定至少一射极岛且使 得该至少一射极马之边界不跨越该主动区 域之边界。 |
