| 主权项 |
1﹒一种应用于次仿米积体电路上之可完成钨金属接触窗之制程,其包含提供一个在半导体基材上的半导体元件结构,提供至少一层图案化的导体层,以接触于前述半导体元件上之主动元件,前述图案化的导体层结构的表面系具有水平以及垂直元件的不规则之表面,沈积一层绝缘层于前述图案化的导体层结构之不规则表面上并进行回流,更包含下列特征步骤:以旋转涂布式氧化膜沉积于前述绝缘层之上,并烘烤前述旋转涂布式氧化膜;藉着前述绝缘层以及前述旋转涂布式氧化膜,定义出接触窗于前述元件结构以及前述半导体基材之上;沉积一层长晶核层(Nucleationlayer)于前述涂布式氧化膜之上同时于前述接触窗之内;沉积一层钨金属层于前述长晶核层之上;回蚀前述钨金属层以及前述长品核层,藉此使得前述钨金属层只留在前述接触窗内,同时使得前述钨金属层部份残留于前述涂布式氧化膜之上;去除前述旋转涂布式氧化膜,藉以除去在前述旋转涂布式氧化膜上面的前述钨金属层之残留部份;以及沉积一层金属层,以完成所述接触窗于前述元件结构以及前述矽基材之上。2﹒如申请专利范围第1项所述之一种应用于次微米横体电路上之可完成钨金属接触窗之制程,其中,前述绝缘层系由BPSG所构成的,沉积厚度约30000至60000埃,在N2Ar或是Steam的环境下且温度为800至900度C进行回流,以达到平坦化之目的。3﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程方法,其中,前述旋转涂布式氧化膜之厚度约为500埃至3000埃,且系以有机型涂布式氧化膜的型态存在。4﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述前述旋转涂布式氧化膜之厚度约为500埃至3000埃,且系以无机型涂布式氮化膜的型态存在。5﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属按触窗之制程,其中,前述旋转涂布式氧化膜系以80度C,100度C,15O度C,200度C,250度C,以及300度C加以烘烤﹒每个阶段的烘烤时间为一至二分钟。6﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述长晶核层(Nucleationlayer)系由Ti/TiN所构成的,且其厚度约800至2000埃。7﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述长晶核层(Nucleationlayer)系由Ti/TiN所构成的,且其厚度约800至2000埃。8﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述长晶核层(Nucleationlayer)系由Ti/TiN所构成的,且其厚度约800至2000埃。9﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述长晶核层(Nucleationlayer)系由TiN所构成的,且其厚度约800至2000埃。10﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之型程,其中,前述钨金属层系以化学沉积方式在温度约为400至500度C所产生,厚度约3500至5000埃。11﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述钨金属层的回蚀,系使用全面等向性蚀刻,前三步骤为使用SF6,Ar及He气体 ,第一步骤使用时间控制在蚀刻一半前述之钨金属层厚度,第二步骤使用终点侦测(Endpoint)之方式蚀刻至前述长晶核层,第三步骤为第二步骤之过蚀刻(Overetch),其随着前述钨金属层厚度之不同而不同。12﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述长晶核层之蚀刻,系使用两个步骤的蚀刻程序,且气体为C12及Ar第一、二步骤对TiN蚀刻速率分别为2000─2500埃/分钟以及600埃/分钟。13﹒如申请专利范围第1项所述之一种应用于次微米积体电路上之可完成钨金属接触窗之制程,其中,前述旋转涂布式氧化膜之去除,系使用氢氟酸溶液,且蚀刻时间约为30至120秒。14﹒一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其包含提供一个在半导体基材上的半导体元件结构,提供至少一层图案化的导体层,以接触于前述半导体元件上之主动元件,前述图案化的导体层结构的表面系具有水平以及垂直元件的不规则之表面,沈积一层绝缘层于前述图案化的导体层结构之不规则表面上并进行回流,更包含下列特征步骤:以旋转涂布式氧化膜沉积于前述绝缘层之上,并烘烤前述旋转涂布式氧化膜;藉着前述绝缘层以及前述旋转涂布式氧化膜,定义出接触窗于前述元件结构以及前述半导体基材之上;沉积一层长晶核层(Nucleationlayer)于前述旋转涂布式组化膜之上同时于前述接触窗之内;沉积一层导电金属层于前述长晶核层之上;回蚀前述导电金属层以及前述长晶核层,藉此使得前述导电金属层只留在前述接触窗内,同时使得前述导电金属层部份残留于前述涂布式氧化膜之上;去除前述旋转涂布式氧化膜,藉以除去在前述旋转涂布式组化膜上面的前述导电金属层之残留部份;以及沉积一层金属层,以完成前述接触窗于前述元件结构以及前述矽基材之上。15﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其中,前述绝缘层系由BPSG 所构成的,厚度约为3000至6000埃,在N2.Ar或是Steam的环境下且温度为800至900度C,时间一至二小时,进行回流以达到平坦化之目的。16﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其中,前述旋转涂布式氧化膜的厚度约为500埃至3000埃,且系以有机型涂布式氧化膜的型态存在。17﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其中,前述旋转涂布式氧化膜的厚度约为500埃至3000埃,且系以无机型涂布式氧化膜的型态存在。18﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其中,前述旋转涂布式组化膜的烘烤之温度为80度C,100度C,150度C,200度C,﹒250度C,以及300度C,每个阶段的烘烤时间为一至二分钟。19﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成度性接触的方法,其中,前述长晶核层(Nucleationlayer)系由Ti/TiN所构成的,且其厚度约为800至2000埃。20﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成度性接触的方法,其中,前述长晶核层(Nucleationlayer)系由Ti/TiN所构成的,且其厚度约为800至2000埃。21﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成度性接触的方法,其中,前述长晶核层(Nucleationlayer)系由Ti/TiWN所构成的,且其厚度约为800至2000埃。22﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成度性接触的方法,其中,前述长晶核层(Nucleationlayer)系由Ti/所构成的,且其厚度约为800至2000埃。23﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成度性接触的方法,其中,前述导电金属层系由钨金属所构成的,其系使用化学沉积方式,在温度约为400至500度C所产生,厚度约为3500至5000埃24﹒如申请专利范围第14项所述之一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成度性接触的方法,其中,前述导电金属层之回蚀,系使用全面等向性蚀刻,前三步骤为使用SF6,Ar及He气体,第一步骤使用时间控制在蚀刻一半前述之导电金属层之厚度,第二步骤使用终点侦测(Endpoint)之方式蚀刻至前述长晶核层,第三步骤为第二步骤之过蚀刻(Overetch),其随着前述导电金属层之厚度不同而不同。25﹒如申请专利范围第14项所述之一种一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其中,前述长晶核层之回蚀,系使用两个步骤之蚀刻程序,气体为C12及Ar,第一、二步骤对TiN蚀刻速率分别为2000─2500埃/分钟及600埃/分钟。26﹒如申请专利范围第14项所述之一种一种应用于次微米积体电路上使用丢弃式旋转涂布式氧化膜形成电性接触的方法,其中,前述旋转涂布式氧化膜之去除,系使用氢氟酸溶液去除,蚀刻时间约为30至120秒。图示简单说明:图一至图二说明传统制程之缺失。图三至图九为此发明之横切面说明。 |
