| 主权项 |
1.一种在一矽基底上制造积体电路元件隔离层的方法,包括下列步骤:在该矽基底表面上形成一垫氧化层;在该垫氧化层表面上形成一第一遮蔽层;蚀刻该第一遮蔽层和该垫氧化层未被一罩万盖住的部分以形成开口,露出该矽基底欲形成元件隔离层的区域;蚀刻该矽基底露出的部分以形成沟槽;在该些沟槽的侧壁上形成一第二遮蔽层,同时一薄氧化层在该些沟槽的底部形成;以液相沉积法沉积一场氧化层来填满该些沟槽;去除该第一和第二遮蔽层以及该垫氧化层,形成介于该些沟槽侧壁与该些场氧化层的间隙;加热处理使该些场氧化层密化;以及沉积一介电质层填满该些间隙,完成该积体电路元件隔离层。2.如申请专利范围第1项所述的方法,其中在该些沟槽形成后,更包括:以离子布植方法将离子植入该些沟槽下方的矽基底,以形成通道停止层。3.如申请专利范围第1项所述的方法,其中在该第二遮蔽层形成后,更包括:以离子布植方法将离子植入该些沟槽下方的矽基底,以形成通道停止层。4.如申请专利范围第1项所述的方法,其中该垫氧化层的厚度是介于50至。5.如申请专利范围第1项所述的方法,其中该第一遮蔽层包括一由钛/氮化钛双层结构形成的胶黏层,以及一钨金属层,且其中该钛层厚度是介于100至,该氮化钛层的厚度是介于至,而该钨金属层的厚度是介于500至。6.如申请专利范围第1项所述的方法,其中该些沟槽的深度是介于400至。7.如申请专利范围第1项所述的方法,其中该第二遮蔽层包括一由钛/氮化钛双层结构形成的胶黏层,以及一钨金属层,且其中该钛层的厚度是介于100至,该氮化钛层的厚度是介于至,而该钨金属层的厚度是介于500至。8.如申请专利范围第1项所述的方法,其中该液相沉积系使用矽氟酸(HC_2CSiFC_6C)作为反应原料,反应的温度是介于33℃至37℃。9.如申请专利范围第1项所述的方法,其中该加热处理是在800℃至1000℃温度下加热3至60分钟,使该些场氧化层密化。10.如申请专利范围第1项所述的方法,其中该介电质层是一二氧化矽层。11.如申请专利范围第1项所述的方法,其中该介电质层是一氮化矽层。第1图显示习知之部分氧化法所形成隔离层的剖面示意图;第2图显示习知之沟槽式隔离层的剖面示意图;第3图系本发明所使用液相沉积的装置示意图;以及第4A至4F图是剖面示意图,绘示根据本发明方法一较 |
