| 主权项 |
1. 一种正电压与负电压模式之可解码字线驱动器,用以驱动记忆体阵列中多条字线,包括:一正电压源,提供一正电压;一负电压源,提供一负电压;及复数个字线电压驱动器,字线电压驱动器分别具有字线选择输入且具有第一种模式利用正电压驱动或第一种模式之参考电压驱动对应于字线选择输入之字线及第二种模式利用负电压驱动或第二种模式之参考电压驱动对应于字线选择输入之字线。2. 如申请专利范围第1项所述之正电压与负电压模式之可解码字线驱动器,其中第一种与第二种模式之参考电压系为接地或非常接近接地。3. 如申请专利范围第1项所述之正电压与负电压模式之可解码字线驱动器,包括:一第一电源电压选择器电路,用以于第一种模式中对第一电源电压节点施以一正电压,而于第二种模式中对第一电源电压节点施以一第二种模式之参考电压;及一第二电源电压选择器电路,用以于第二种模式中对第二电源电压节点施以一负电压,以及于第一种模式中对第二电源电压节点施以一第一种模式之参考电压;其中字线电压驱动器包括一具有一输入以接收字线信号及一输出联接至字线之驱动器电路,而其电压源连接至第一电源电压节点或第二电源电压节点由相对应于字线之输入信号决定。4. 如申请专利范围第3项所述之正电压与负电压模式之可解码字线驱动器,包括:一字线选择信号源;而字线电压驱动器包括:一隔离电路,具有一输入联接至字线信号源及一输出连接至驱动器电路,用以于第一种模式中或者第一与第二种模式变化时将字线信号源连接至其输出,并于第二种模式中将字线信号源与其输出隔离;及一用以于第二种模式中将隔离电路之输出保持在一相对应于字线选择信号的电压位准之电路。5. 如申请专利范围第1项所述之正电压与负电压模式之可解码字线驱动器,包括:一第一电源电压选择器,用以于第一种模式中对第一电源电压节点施以一正电压及于第二种模式中对第一电源电压节点施以一第二种模式之参考电压;而一第二电源电压选择器,用以于第二种模式中对第二电源电压节点施以一负电压及于第一种模式中对第二电源电压节点施以一第一种模式之参考电压;一反相驱动器,具有一输入用以接收字线选择信号,一输出联接至字线一第一电源电压输入连接至第一电源电压节点,一第二电源电压输入连接至第二电源电压节点,其中当字线信号为低状态时将第一电源电压节点联接至字线而当字线信号为高状态时将第二电源电压节点联接至字线;及一反相器,具有一输入联接至字线,一输出联接至反相驱动器之输入。6. 如申请专利范围第5项所述之正电压与负电压模式之可解码字线驱动器,其中反相驱动器是由正电性通道型金氧半电晶体与一负电性通道型金氧半电晶体串连所构成,该负电性通道型金氧半电晶体包括有位在正电性井区内之一负电性源极以及一源极扩散区,此正电性井区则位于一负电性井区中,而该负电性井区位于正电性基层中,负电性井区联接至电源电压以使正电性井区于第二种模式能予隔离。7. 如申请专利范围第5项所述之正电压与负电压模式之可解码字线驱动器,包括一字线信号源;其中字线电压驱动器包括:一隔离电路,具有一输入联接至字线信号源及一输出连接至驱动器,用以于第一种模式或者第一与第二种模式变化时将字线信号源连接至其输出,并于第二种模式中将字线信号源与其输出隔离。8. 如申请专利范围第7项所述之正电压与负电压模式之可解码字线驱动器,其中反相驱动器是由正电性通道型金氧半电晶体与一负电性通道型金氧半电晶体串连所构成,负电性通道型金氧半电晶体位于隔离之正电性井区中,它包括位于正电性井区中之负电性汲极与源极扩散区,此正电性井区则位于一负电性井区中而该负电性井区位于正电性基层中,负电性井区联接至一正电源电压以使正电性井区于第二种模式隔离出来;及一隔离电路包括一第二负电性通道型金氧半电晶体,此第二负电性通道型金氧半电晶体包括位于正电性井区之负电性源极与汲极扩散区,此正电性井区位于负电性井区中,而负电性井区位于正电性基层中,负电性井区联接至电源压以至于第二种模式中能隔离正电性井区。9. 如申请专利范围第7项所述之正电压与负电压模式之可解码字线驱动器,其中字线信号源包括一对应于特定位址之解码器用以产生对应于特定位址之字线选择信号,解码器于第一种模式时对应于该特定位址产生一为低状态之字线选择信号而于第二种模式时对应于该特定位址产生一为高状态之字线选择信号。10. 一种正电压与负电压模式之可解码字线驱动器,在记忆体阵列中包括复数条字线,其包括有一用以驱动相对应于某位址之特定字线之设计,于第一种模式时系利用正电压驱动而于第二种模式时系利用负电压驱动,此设计包括:一正电压源,提供一正电压;一负电压源,提供一负电压;一第一电源电压选择器电路,用以于第一种模式中对第一电源电压节点施以一正电压及于第二种模式中对第一电源电压节点施以一第二种模式之参考电压;及一第二电源电压选择器电路用以于第二种模式中对第二电源电压节点施以一正负电压及于第一种模式中对第二电源电压节点施以一第二种模式之参考电压;一解码器,用以接收位址并根据该位址产生复数个字线选择信号,每一字线选择信号对应于一条字线;复数个字线驱动器联接至解码器及对应之字线,字线驱动器包括一驱动器电路,具有一输入用以接收对应之字线选择信号,并根据字线选择信号决定联接至第一电源电压节点或第二电源电压节点。11. 如申请专利范围第10项所述之正电压与负电压模式之可解码字线驱动器,其中字线驱动器包括:一隔离电路,具有一输入联接至解码器与一输出连接至驱动器电路,于第一种模式或第一种与第二种模式变化时将解码器与驱动器电路连接在一起而于第二种模式时使解码器与驱动器电路相互隔离;及一电路于第二种模式时保持驱动器电路之输入电压値于对应之字线选择信号。12. 如申请专利范围第10项所述之正电压与负电压模式之可解码字线驱动器,其中驱动器电路包括:一第一反相器,具有一输入用以接收字线选择信号及一输出联接至字线,具有一第一电源电压,其输入端系连接至第一电压节点,第二电源电压,其输入端连接至第二电源电压节点,反相驱动器于字线选择信号为低状态时将第一电源电压输入联接至字线而当字线选择信号为高状态时将第二电源电压输入联接至字线;及一第二反相器其输入联接至字线而其输出联接至第一反相器之输入。13. 如申请专利范围第12项所述之正电压与负电压模式之可解码字线驱动器,其中第一反相器系由一正电性通道型金氧半电晶体与一负电性通道型金氧半电晶体串连所构成,负电性通道型金氧半电晶体位于隔离之正电性井区中,它包括位于正电性井区中之负电性汲极与源极扩散区,此正电性井区则位于一负电性井区中而该负电性井区位于正电性基层中,负电性井区联接至一正电源电压以使正电性井区于第二种模式时隔离出来。14. 如申请专利范围第12项所述之正电压与负电压模式之可解码字线驱动器,其中字线驱动器包括:一隔离电路,具有一输入联接至解码器与一输出连接至第一反相器,于第一种模式或第一种与第二种模式变化时将解码器与驱动器电路连接在一起而于第二种模式时,使解码器与驱动器电路相互隔离。15. 如申请专利范围第14项所述之正电压与负电压模式之可解码字线驱动器,其中第一反相器是由正电性通道型金氧半电晶体与一负电性通道型金氧半电晶体串连所构成,负电性通道型金氧半电晶体位于隔离之正电性井区中,它包括位于正电性井区中之负电性汲极与源极扩散区,此正电性井区则位于一负电性井区中而该负电性井区位于正电性基层中,负电性井区联接至一正电源电压以使正电性井区于第二种模式时隔离出来;及一隔离电路,包括一第二负电性通道型金氧半电晶体,此第二负电性通道型金氧半电晶体包括位于正电性井区之负电性源极与汲极扩散区,此正电性井区位于负电性井区中,而负电性井区位于正电性基层中,负电性井区联接至电源电压以至于第二种模式中能隔离正电性井区。16. 如申请专利范围第12项所述之正电压与负电压模式之可解码字线驱动器,其中解码器包括可于第一种模式下提供对应于特定位址之低状态字线选择信号及于第二种模式下提供对应于特定位址之高状态字线选择信号之设计。17. 一种正电压与负电压模式之可解码字线驱动器,在一快闪式EEPROM记忆体阵列中包括复数条字线,包括有一用以驱动对应于某位址之特定字线之电路装置,其于读取模式时系利用正电压驱动而于写贮模式时系利用负电压驱动,此装置包括:一正电压源提供一正电压;一负电压源提供一负电压;一第一电源电压选择器电路,用以于第一种模式中对第一电源电压节点施以一正电压及于第二种模式中对第一电源电压节点施以一第二种模式之参考电压;及一第二电源电压选择器电路,用以于第二种模式中对第二电源电压节点施以一负电压及于第一种模式中对第二电源电压节点施以一第一种模式之参考电压;一解码器,用以接收位址并根据该位址产生复数个字线选择信号,而每一字线选择信号对应于一条字线;复数个字线驱动器联接至解码器及对应之字线,字线驱动器包括一驱动器电路,具有一输入用以接收对应之字线选择信号,并根据字线选择信号状态决定联接至第一电源电压节点或第二电源电压节点。18. 如申请专利范围第17项所述之正电压与负电压模式之可解码字线驱动器,其中字线驱动器包括:一隔离电路,具有一输入联接至解码器与一输出连接至驱动器电路,其于读取模式或者读取与写储模式变化时将解码器与驱动器电路连接在一起,而于写储模式时使解码器与驱动器电路之输入电压値于对应之字线选择信号。19. 如申请专利范围第17项所述之装置,其中驱动器电路包括:一第一反相器具有一输入用以接收字线选择信号及一输出联接至字线,驱动器中之一第一电源电压输入连接至第一电源电压节点,第二电源电压输入连接至第二电源电压节点,反相驱动器于字线选择信号为低状态时将第一电源电压输入联接至字线而当字线选择信号为高状态时将第二电源电压输入联接至字线;及一第二反相器其输入联接至字线而其输出联接至第一反相器之输入。20. 如申请专利范围第19项所述之正电压与负电压模式之可解码字线驱动器,其中第一反相器是由正电性通道型金氧半电晶体与一负电性通道型金氧半电晶体串连所构成,负电性通道型金氧半电晶体位于隔离之正电性井区中,它包括位于正电性井区中之负电性汲极与源极扩散区,此正电性井区则位于一负电性井区中而该负电性井区位于正电性基层中,负电性井区联接至一正电源电压以使正电性井区于第二种模式时隔离出来。21. 如申请专利范围第19项所述之正电压与负电压模式之可解码字线驱动器,其中字线驱动器包括:一隔离电路,具有一输入联接至解码器与一输出连接至第一反相器,于第一种模式或者第一种与第二种模式变化时将解码器与驱动器电路连接在一起而于第二种模式时使解码器与驱动器电路相互隔离。22. 如申请专利范围第21项所述之正电压与负电压模式之可解码字线驱动器,其中第二反相器是由正电性通道型金氧半电晶体与一负电性通道型金氧半电晶体串连所构成,负电性通道型金氧半电晶体位于隔离之正电性井区中,它包括位于正电性井区中之负电性汲极与源极扩散区,此正电性井区则位于一负电性井区中而该负电性井区位于正电性基层中;负电性井区联接至一正电源电压以使正电性井区于第二种模式时隔离出来;及一隔离电路包括一第二负电性通道型金氧半电晶体,此第二负电性通道型金氧半电晶体包括位于正电性井区之负电性源极与汲极扩散区,正电性井区位于负电性井区中,而负电性井区位于正电性基层中,负电性井区联接至电源压以至少于第二种模式中隔离正电性井区。23. 如申请专利范围第19项所述之正电压与负电压模式之可解码字线驱动器,其中该解码器包括电源电压,以在第一模式时,相应于该特定位址而提供一低态之字线选择信号,以及第二模式时,相应于该特定位址而提供一高态之字线选择信号。图示简单说明:图一为根据本发明之具有正电压与负电压字线驱动器之解码器的快闪式EEPROM装置之示意图。图二为使用于图一装置之快闪式EEPROM阵列示意图。图三为根据本发明之字线驱动器之示意图。图四为如图三之驱动器所使用之隔离式负电性通道型电晶体。图五为根据本发明之字线驱动器之电路示意图。图六为根据本发明用于图五之驱动器中之具有正电压模式与负电压模式之解码器之电路示意图。图七为如图六之电路中之位址解码器之等效电路。图八为用于如图五之字线驱动器中之负电压或接地电压之 |
