| 主权项 |
1. 一种半导体积体电路装置之制造方法,其特征为:连续进行:对半导体晶片以低损伤来导入氢之工程,乃将被导入前述半导体晶片之氢以比较低温来使其脱离之工程等为构成者。2. 如申请专利范围第1项所述之半导体积体电路装置之制造方法中;前述对半导体晶片导入氢之方法,乃为将电浆中之氢基根在室温下,以下游(down stream)方式来供给前述半导体晶片者。3. 如申请专利范围第2项所述之半导体积体电路装置之制造方法中;使用含有碳化氢气体及促进其分解之氧气体之混合气体,在电浆中形成氢基根为构成者。4. 如申请专利范围第1项所述之半导体积体电路装置之制造方法中;使被导入前述半导体晶片之氢脱离之方法,乃在200-500℃之温度范围之非活性气体环境中,对前述半导体晶片进行热处理者。5. 如申请专利范围第1项所述之半导体积体电路装置之制造方法中;使被导入前述半导体晶片之氢脱离之方法,乃在200-500℃之温度范围之真空中,对前述半导体晶片进行热处理者。6. 如申请专利范围第1项所述之半导体积体电路装置之制造方法中;使被导入前述半导体晶片之氢脱离时,对前述半导体晶片照射紫外光,以促进前述氢之脱离为构成者。7. 一种半导体积体电路装置之制造方法,其特征乃为:连续进行:将被加速之不纯物离子注入半导体晶片之离子注入工程,及对前述半导体晶片以低损伤来导入氢之工程,及将被导入前述半导体晶片之氢,以比较低温来使其脱离之工程等为构成者。8. 如申请专利范围第7项所述之半导体积体电路装置之制造方法中;在前述离子注入工程之后,将半导体晶片加以湿洗净者。9. 如申请专利范围第7项所述之半导体积体电路装置之制造方法中;在前述离子注入工程使用光敏抗蚀剂掩蔽(photoresistor mask)时,在前述离子注入工程之后,以下游(down stream)方式之电浆去胶(plasma ashing)来去除前述光敏抗蚀剂掩蔽为构成者。10. 一种半导体积体电路装置之制造方法,其特征为:连续进行:使用含有氢之处理气体之电浆蚀刻工程,及将在前述工程被导入半导体晶片之氢,以比较低温来使其脱离之工程等为构成者。11. 如申请专利范围第10项所述之半导体积体电路装置之制造方法中;在前述电浆蚀刻工程之后,将前述半导体晶片加以湿洗净者。12. 如申请专利范围第10项所述之半导体积体电路装置之制造方法中;在前述电浆蚀刻工程使用光敏抗蚀剂掩蔽时,乃于前述电浆蚀刻工程之后,以下游方式之电浆去胶来去除前述光敏抗蚀剂掩蔽者。13. 一种半导体积体电路装置之制造方法,其特征为:连续进行:使用未含有氢之处理气体之电浆蚀刻工程,及在半导体晶片以低损伤来导入氢之工程,及将被导入前述半导体晶片之氢,以比较低温来使其脱离之工程等为构成者。14. 一种半导体积体电路装置之制造装置,其特征为:备有:在半导体晶片以低损伤来导入氢之氢导入室,及将被导入前述半导体晶片之氢,以比较低温来使其脱离之氢脱离室等为构成者。15. 如申请专利范围第14项所述之半导体积体电路装置之制造装置中;前述氢导入室乃备有:电浆形成机构,及将电浆中之基根种以下游方式供给半导体晶片之机构等者。16. 如申请专利范围第14项所述之半导体积体电路装置之制造装置中;前述氢脱离室,乃备有:以200-500℃之温度范围来对半导体晶片加热之机构者。17. 如申请专利范围第14项所述之半导体积体电路装置之制造装置中;在离子注入装置之后段备有:前述氢导入室及前述氢脱离室等为构成者。18. 如申请专利范围第14项所述之半导体积体电路装置之制造装置中;在电浆蚀刻装置之后段备有:前述氢导入室及前述氢脱离室等为构成者。19. 如申请专利范围第14项所述之半导体积体电路装置之制造装置中;在前述氢脱离室之前段备有:对半导体晶片进行湿洗净之机构者。20. 如申请专利范围第14项所述之半导体积体电路装置之制造装置中;在前述氢脱离室之前段备有:下游方式之电浆去胶装置者。21. 一种半导体积体电路装置之制造方法,其特征为:由下列工程所构成者,(a) 在第1真空处理室中,施以在积体电路晶片之主面之单晶表面区域,如由离子撞击所引起损伤(damage)而发生结晶缺陷般之第1处理之第1处理工程;(b) 在上述第1处理中或其后,在上述第1真空处理室或第1氢导入处理室,于上述积体电路晶片之上述主面之上述单晶表面区域,实质上不必赋与附加性损伤而可导入氢之第1氢导入工程;(c) 在上述第1氢导入工程之后,为免被掺杂(dope)之不纯物作不冀望之扩散,以比较低温使在上述第1氢导入工程被导入之氢,从上述单晶表面区域脱离之第1氢脱离工程;(d) 在上述工程之后,施以在上述第1真空处理室或第2真空处理室,于上述积体电路晶片之上述主面之上述单晶表面区域,由离子撞击所引起损伤发生结晶缺陷之第2处理之第2处理工程;(e) 在上述第2处理工程中或其后,于进行上述第2处理工程之真空处理室或上述第1或第2氢导入处理室,在上述积体电路晶片之上述主面之上述单晶表面区域,实质上不必赋与附加性之损伤而可导入氢之第2氢导入工程;(f) 在上述第2氢导入工程之后,为免被掺杂之不纯物作不冀望之扩散,以比较低温使上述第2氢导入工程所导入之氢,从上述单晶表面区域脱离之第2氢脱离工程。图示简单说明:[图1]本发明之一实施例之半导体制造装置之全体构成图。[图2]氢导入室之全体构成图。[图3]氢脱离室之全体构成图。[图4]将本发明之半导体制造装置连接在离子注入装置后段之装置之一例之全体构成图。[图5]表示本发明之一实施例之半导体制造方法之半导体晶片之要部断面图。[图6]本发明之实施例之半导体制造方法之半导体晶片之要部断面图。[图7]本发明之一实施例之半导体制造方法之半导体晶片之要部断面图。[图8]本发明之半导体制造装置与乾蚀刻装置加以组合所成装置之一例之全体构成图。[图9]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图10]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图11]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图12]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图13]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图14]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图15]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图16]表示适用本发明之DRAM之制造方法之一实施例之半导体晶片之要部断面图。[图17]表示适用本发明之双极性电晶体之制造方法之一实施例之半导体晶片之要部断面图。[图18]表示适用本发明之双极性电晶体之制造方法之一实施例之半导体晶片之要部断面图。[图19]表示适用本发明之双极性电晶体之制造方法之一实施例之半导体晶片之要部断面图。[图20]表示适用本发明之双极性电晶体之制造方法之一实施例之半导体晶片之要部断面图。[图21]表示适用本发明之双极性电晶体之制造方法之一实施例之半导体晶片之要部断面图。[图22]表示适用本发明之双极性电晶体之制造方法之一实施例之半导体晶片之要部断面图。[图23]表示氢侵入正常之矽基板时之CV特性(氧化矽膜中之电荷量)变化之曲线图。[图24]表示氢侵入正常之矽基板时之CV特性(氧化矽膜一矽基板界面准位)变化之曲线图。[图25]将受到损伤之矽基板在氢脱离室处理时之CV特性变化之曲线图。[图26]将受到损伤之矽基板在氢脱离室处理时之Ct特性 |
