| 主权项 |
1.一种电脑系统之无阻挡的周边存取架构,其中上述之电脑系统包含一个主体,一个记忆体,一个I/O装置,一个I/O延展滙流排,和一个I/O传送交互连结,一个传送程序,上述之程序包含下列步骤:经由上述之I/O延展滙流排,执行一个在上述之I/O装置与上述之记忆体之间的传送;以及经由上述之交互连结的传送,执行一个在上述之主体与上述之I/O装置之间的传送。2.一个经由第一或第二路径传送资料的程序上述第一路径包括一个I/O延展滙流排,上述之第二路径经由传送交互连结,绕道上述之I/O延展滙流排,上述之程序包含下列步骤:若上述之传送是在一记忆体体及上述之I/O装置之间,则经由上述之第二路径,执行上述之传送;以及若上述之传送是在一主体及上述之L/O装置之间,则经由上述之第一路径,执行上述之传送。3.如申请专利范围第1项所述之电脑系统之无阻挡的周边存取架构,其中,上述之传送程序,经由第二路径传送时,则只能由上述之主体来启动。4.如申请专利范围第1项所述之电脑系统之无阻挡的周边存取架构,其中,上述之传送程序包含写入之步骤,从上述之主体到一特定之暂存器的储存位置,上述之储位置对应于上述之I/O装置,系上述之第二滙流排提供上述之主体与上述之I/O装置之间传送的一个指标。5.如申请专利范围第1项所述之电脑系统之无阻挡的周边存取架构,其中,上述之传送程序,对于每一I/O装置,更包含下列步骤:经由上述之第一路径,重覆测验(polling)上述I/O装置;以及,对于上述之I/O装置,若无法无由上述第一路径得到回应,则经由上述之第二路径,重覆测验上述之I/O装置。6.如申请专利范围第5项所述之电脑系统之无阻挡的周边存取架构,其中,上述之传送程序,更包含一步骤:经由上述之第二途径覆测验之上述之I/O装置的回应写入一特定暂存器的储存位置,上述之储存位置对应于上述之I/O装置,系上述之主体与上述之第二路径之间传送的一个指标。7.如申请专利范围第1项所述之电脑系统之无阻挡的周边存取架构,其中传送程序之经由第二路径的传送步骤中更包含一步骤:传输一个MIO_SEL的信号,用来指示上述之I/O装置中的两类之一的暂存器将会经由上述之第二路径被存取。8.如申请专利范围第1项所述之电脑系统之无阻挡的周边存取架构,其中之传送程序更包一步骤:在经由上述之第二路径之传送步骤后,传送一个MIO_SEL讯号,以指示经由上述之第二路径之上述传输已成功。9.如申请专利范围第5项所述之电脑系统之无阻挡的周边存取架构,其中之传送程序,对于每一I/O装置,更包一步骤:传送一个上述之MIO_SEL讯号,以回应经由上述之第二路径的测验。10.如申请专利范围第1项所述之电脑系统之无阻挡的周边存取架构,其中之传送程序,在经由上述之延展滙流排之传送在上述之主体中的处理延迟会被降低。11.一种电脑系统之无阻挡的周边存取架构,其中上述之电脑系统包含有:一个主体;一个记忆体;一个I/O装置;一条第一资料路径,包括一个第一滙流排连结到上述之I/O装置,用以执行上述记忆体与上述之I/O装置之间的传送;以及,一个第二资料路径,包括一个传送交互连结到上述之I/O装置,用来执行上述之主体与上述之I/O装置之间的传送。12.如申请专利范围第11项所述之电脑系统之无阻挡的周边存取架构,其中上述之传送交互连结为第二滙流排。13.如申请专利范围第12项所述之电脑系统之无阻挡的周边存取架构,其中,上述之第二滙流排包括:复数条线,用来传送上述之命令及上述反应的位址与资料位元;以及,一条暂存器选择线,传送一个指示,以指出经由上述之复数条线的存取,系一个构形暂存器或是一个上述之I/O装置的I/O空间暂存器。14.如申请专利范围第11项所述之电脑系统之无阻挡的周边存取架构,其更包含:一个系统流排,交互连结上述之处理器及上述之共用记忆体;一个I/O桥接器,连结至上述之系统滙流排及上述之第一滙流排与上述之传送交互连结;其中,上述之第一路径更包含:上述之系统滙流排及上述之I/O桥接器;及,上述之第二路径更包含:上述之第二路径与上述之I/O桥接器。15.如申请专利范围第11项所述之电脑系统之无阻挡的周边存取架构,其中,上述之传送交互连结系一个环状连结。图示简单说明:第一图揭示一种习知技艺的电脑系统第二-三图系时间图表,举例说明在习知技艺,在I/O延展滙流排20上的传送。此滙流排是属于第一图中所列的系统滙流排10。第四图系根据本发明而揭露的一个电脑系统。第五-十图系时间图表,根据本发明,举例说明在传送交互连结(S滙流排)130和I/O延展滙流排(M滙流排)120上的传送。第十一图系根据本发明,较详细地揭露I/O桥接器118比例。第十二-十三图系根据本发明,揭露一个安装有单一处理器的替代电脑系统。 |
