| 主权项 |
1. 一种记忆阵列之双控制闸随机存取记忆格,包含:第一电绝缘材料层;一层半导体材料,置于该第一层上,该半导体材料层含有主动元件之相邻源极、通道和汲极区域;浮闸组件,置于该半导体材料层之该通道区域上;第一控制闸组件,置于该浮闸组件上并平行该源极与汲极之区域的方式设置;半导体材料之非连续区域,置于该第一电绝缘材料层内以及该通道区域之下,以提供一垂直该第一控制闸组件而设置的第二控制闸组件,其中该第一控制闸组件、该浮闸组件、该源极、该通道及该汲极与该第二控制闸组件均协同组合成随机存取记忆阵列结构之堆叠式、双控制闸记忆格其中该相互垂直放置之第一及第二控制闸组件因响应电压而选择地读取、写入或抹除该记忆格。2. 根据申请专利范围第1项之双控制闸记忆格,其中该位处该第一层上之该半导体材料层分布于交替变化导电度之非连续区域内,用以充当源极、通道及汲极区域,而其中该记忆格结构还包括一层绝缘材料,介置该半导体材料层与该上方之浮闸组件之间,以及一层绝缘材料,介置该浮闸组件及该上方之第一控制闸组件之间。3. 根据申请专利范围第2项之双控制闸记忆格,其中该第一控制闸为多晶矽字线,该字线系设置于该记忆体阵列中,与每一记忆格之该第二控制闸垂直。4. 一种双控制闸随机存取记忆结构之制法,包括步骤如下:步骤1 除去由绝缘体层择定部份上之矽层组成之绝缘体上的矽基板,并留下该矽层以沟槽面积隔离之残留部份,步骤2 以氧化物填满该绝缘体上的矽基板之该残留矽层部分之间之沟槽面积留置成交替式矽层,而该绝缘体上的矽基板之该绝缘层上氧化物,该矽部份则充当第一元件控制闸区域,步骤3 在步骤2形成之该交替式矽与氧化物层上长一相当薄之氧化物材料层,步骤4 在步骤3形成之该氧化物层上长一矽层,步骤5 对步骤4形成之矽层布植掺杂物以形成通道,步骤6 在步骤5之该矽层上长一氧化物材料层以充当闸氧化物层,步骤7 在该闸氧化物层上制成并图案化为一非连续多晶矽区域层以形成源极和汲极区域,步骤8 在该闸氧化物及通道区域上长一绝缘材料层与已掺杂之多晶矽层当作双闸随机存取记忆格之第二控制闸区域。5. 根据申请专利范围第4项双控制闸随机存取记忆结构之制法,其中该步骤1包括子步骤如下:步骤1A 把二氧化矽层沉积在由绝缘层上之矽层组成之绝缘体上的矽基板上;步骤1B 于步骤1A沉积成之该二氧化矽层上沉积一氮化物层,步骤1C 加罩幕、蚀刻及去除该绝缘层之该氮化物、二氧化矽及矽层之择定部份以留下残留部份,即藉沟槽面积区隔该绝缘体上之氮化物、二氧化物及矽之非连续部份之组成层,步骤1D 除去该残留矽层之该氮化物与二氧化矽层。6. 根据申请专利范围第4项之双控制闸随机存取记忆格结构之制法,其中于步骤1处理毕之绝缘体上的矽基板之该绝缘层上之该矽层之形成系先于该绝缘体层底部沉积该矽层,于该绝缘层蚀一孔,再加热以于该绝缘体层上方长该矽层。7. 根据申请专利范围第4项之双控制闸随机存取记忆格结构制法,其中步骤4包括:沉积抛光阻在步骤3形成之该薄氧化物层上,于该薄氧化物层上长该矽层且覆盖住该抛光阻,再以机械抛光该矽层至该抛光阻显现为止。8.根据申请专利范围第4项之双控制闸随机存取记忆格结构之制法,其中步骤4之该矽层之形成系将步骤3形成之该薄氧化物层蚀一孔,而在该绝缘体上的矽基板之该残留矽部份上,则藉加热以由该矽部份开始于该薄氧化物层上成长该矽层。图示简单说明:图1系绝缘体上的矽结构上具双控制闸之永久性随机存取半导体记忆格之截面正视图。图2系图1中例示记忆格之平面图。图3至10为图1及2之记忆格在制程各阶段中之截面正视图与平面图。图11及12各显示者为图9之多晶矽,于X-方向及Y-方向之 |
