压接型半导体装置

摘要

本发明系藉着多晶片压接构造之方式，用以提供一种适用在车辆、产业之高可靠性之平板型ＭＯＳ闸极驱动式交换装置。亦即在含有ＭＯＳ闸极驱动式晶片１７之复数个半导体晶片之各终端部，装接由合成树脂制成之晶片框３３，并将各晶片１７，１９排列在同一平面，使成互相与晶片框接续在一起，然后用第１电极板２３及第２电极板２７把这些晶片加以压接固定之。再者，又用藉着第１电极板２３及第２电极板２７挟住之外部框，来将排列之复数个晶片之周围加以定位。而装接在各晶片之终端部之合成树脂之晶片框，系用以做为保护终端部之绝缘功能，并负有定位导引之机能，且以最小限度之尺寸来达成晶片之固定与压接板之固定工作，将排列成形之晶片之外周加以包围之外框，系用以将闸极电极之位置关系达到正确，与将晶片施予高密度化之配置状态。（参照第２图）。

主权项

1. 一种压接型半导体装置,系备有:用绝缘性树脂之晶片框(33)将四周包围起来之复数个半导体基板(1.17.19),与;第一电极板(23),与;第2电极板(27),其特征系:使上述半导体基板配置在同一平面上,并与上述晶片框达成接触状态,且将该等配置在同一平面上之上述半导体基板,用上述第1电极板及上述第2电极板,自上下方向施予压接之。2. 如申请专利范围第1项之压接型半导体装置,其中在上述第1电极板与上述第2电极板之间,安装有以绝缘性树脂制成之外部框(21),而该外部框系备有:将上述第1及第2电极板之侧面加以包围之环状体,与;突进该环状体内部,并配置在上述同一平面上,且将复数个半导体基板加以包围起来之状态下,插入于该第1及第2电极板之间的突出部(37)。3. 如申请专利范围第1项之压接型半导体装置,其中在上述第1电极板或第2电极板,或第1及第2电极板,与上述半导体基板之间,介插有热缓冲板(29.31)。4. 如申请专利范围第2项之压接型半导体装置,其中在上述第1电极板或第2电极板,或第1及第2电极板,与上述半导体基板之间,介插有热缓冲板(29.31)。5. 如申请专利范围第1项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,介插有接触在压接面,由软金属片制成之厚度补正板(47.48)。6. 如申请专利范围第2项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,介插有接触在压接面,由软金属片制成之厚度补正板(47.48)。7. 如申请专利范围第3项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,介插有接触在压接面,由软金属片制成之厚度补正板(47.48)。8. 如申请专利范围第4项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,介插有接触在压接面,由软金属片制成之厚度补正板(47.48)。9. 如申请专利范围第1项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。10. 如申请专利范围第2项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。11. 如申请专利范围第3项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。12. 如申请专利范围第4项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。13. 如申请专利范围第5项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。14. 如申请专利范围第6项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。15. 如申请专利范围第7项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。16. 如申请专利范围第8项之压接型半导体装置,在上述第1电极板或第2电极板,或在第1及第2电极板之压接面,于与上述复数个半导体基板所定之半导体基板成相对之部分的周围,形成沟槽(49.50)。17. 如申请专利范围第1项或第2项……或第16项之压接型半导体装置,在上述半导体基板之主面形成有闸极电极之接续部(4),而上述晶片框系备有朝上述半导体基板之内延伸之延伸部(60),且该延伸部系把上述闸极电极之接续部加以覆住。图示简单说明:第1图系本发明之第1实施例之半导体装置之平面图。第2图系为第1图之A-A'线之剖面图。第3图系为用于第1实施例之半导体基板之剖面图。第4图系为用于第1实施例之半导体基板之剖面图。第5图系为用于第1实施例之半导体基板之平面图及剖面图。第6图系为第5图之B领域之放大剖面图。第7图系为用于第1实施例之半导体基板之剖面图。第8图系为第5图之B领域之放大剖面图。第9图系为第1实施例之半导体装置之平面图。第10图系为第2实施例之半导体装置之平面图。第11图系为第10图之A-A'线之剖面图。第12图系为第3实施例之半导体装置之剖面图。第13图系为第4实施例之半导体装置之剖面图。第14图系为第13图之半导体装置之基座之平面图。第15图系为第13图之半导体装置之晶片之平面图。第16图系为第13图之半导体装置之陶瓷盖之平面图。第17图系为第13图之半导体装置之碟簧之剖面图。第18图系为第5实施例之半导体装置之IGBT素子之平面图及剖面图。第19图系为第5实施例之半导体装置之IGBT素子之平面图及剖面图。第20图系为第5实施例之半导体装置之IGBT素子之平面图及剖面图。第21图系为本发明之电极板之平面图。第22图系为本发明之电极板之平面图。第23图系为连接在本发明之半导体装置之闸极端子之闸极导线之平面图。第24图系为用于本发明之半导体装置之缓冲板之平面图及剖面图。第25图系为用以说明本发明之半导体装置之晶片框之装接法之晶片剖面图。第26图系为本发明之半导体装置之外部框之平面图。第27图系为本发明之晶片之平面图。第28图系为本发明之电极板之剖面图,平面图及热敏电阻之剖面图。第29图系为先存技术之半导体装置之剖面图。第30图系为先存技术之半导体装置之平面图。第31图系为用于先存技术之半导体装置之半导体基板之剖面图。第32图系为用于先存技术之半导体装置之半导体基板之剖