| 摘要 |
一高频旁路电容器(36,36')内建于PBGA(10)之聚合物载体(15)之薄膜部份(16,16')中。载体(15)具有定形器(18)及具多重金属曾之薄膜部份(16,16')。此等金属层之电源供给平面(24,28,30,32)被用以形成内建旁路电容器(36,36')，其中电源供给平面特别被设计邻接于及平行于诸层。一超薄膜层合结构在金属层间提供薄介电性薄膜(26)以使旁路电容器被置于极接近已附着之半导体微晶片(12)而进一步减少在微晶片连接点(14)与旁路电容器间之寄生电感与电阻抗。内建之特色为仗本质寄生串联电感与电阻抗达最小化,因此可使过滤掉不必要之低脉冲宽度假讯号施加于连接在处于操作频率或在100MHz以上之VLSI元件之电源平面上。 |
| 主权项 |
1. 一种半导体装置(10),包括:具有多层导电层(24,28,30及32)之薄膜基质(16),其中多层导电层中之每两层邻接之导电层被一绝缘层(26)所分隔且其中多层导电层包含:信号层(32);接地层(28);及电源层(30),其中接地层与电源层系邻接于导电层以便在薄膜基质间形成一电容器区域;以FC方式装设于薄膜基质上之半导体微晶片(12);较薄膜基质厚之夹层基质(18),夹层基质具有与薄膜基质紧密接触且呈物理性结合之表面,夹层基质具有多条导电通道(22)以便维持其与被装设于薄膜基质上之半导体微晶片呈电气连接;及供半导体装置用之多个外部电气连接(20),多个外部电气连接经由在夹层基质中之多个导电通道被电气连接。2. 一种高频半导体装置(10),包含:具有多层导电层(24,28,30及32)之薄膜基质(16),其中多层导电层中之每两层邻接之导电层被一绝缘层(26)所分隔且其中多层导电层包含:至少一个信号层(32);及至少两个电源供给层(28及30),其系邻接且平行之导电层以便在薄膜基质间形成一电容器区域;以FC方式装设于薄膜基质上之半导体微晶片(12);较薄膜基质厚之夹层基质(18),夹层基质具有与薄膜基质紧密接触且呈物理性结合之表面,夹层基质具有多条导电通道(22)以便维持其与被装设于薄膜基质上之半导体微晶片呈电气连接;及供半导体装置用之作为外部电气连接之多个焊锡球(20),多个焊锡球被电气连接于在夹层基质中之多个导电通道。3. 如申请专利范围第2项之半导体装置,另外包含一至少连接至一个信号层之末端电容器,其中末端电容器系由至少与两个电源供给层(28)相隔离之两个邻接且平行之电源供给平面(28')所组成。4. 如申请专利范围第2项之半导体装置,另外包含:具有第二多层导电层之第二薄膜基质(16'),其中第二多层导电层中之每两层邻接之导电层被第二绝缘层所分隔且其中第二多层导电层包含至少两个:电源供给层,其系邻接且平行之导电层以便在第二薄膜基质间形成一电容器区域;其中第二薄膜基质系与夹层基质(18)之第二表面紧密接触且呈物理性结合之表面,以使夹层基质(18)被夹层于第一及第二薄膜基质(16及16')之间且其中多个焊锡球(20)物理性地结合于第二薄膜基质(16')。5. 一种半导体装置之制法,其包含以下步骤:提供一种载体基质(15)具有一薄膜层部份(16)与一夹层部份(18);其中薄膜层(16)部份具有多层导电(24,28,30及32),其中多层导电层中之每两层邻接之导电层被一绝缘层(26)所分隔且其中多层导电层包含:信号层(32);及至少两个电源供给层(28及30),其系邻接且平行之导电层以便在薄膜基质间形成一电容器区域;其中夹层部份(18)较薄膜层部份(16)为厚,夹层部份与薄膜层部份紧密接触且呈物理性结合,夹层部份具有多条导电通道(22);利用多层导电内连凸块(14)将半导体微晶片(12)连接于载体基质之薄膜层部份(16),其中在载体基质之薄膜层部份间之电容器区域系位于半导体微晶片之上;及提供半导体装置用之多个次级电气互连接(20),其中多个次级电气互连接系附着于载体基质之上。图示简单说明:图1以剖面图举例说明,于本发明之第一具体实例中具有一内建高频旁路电容器之半导体装置之一部份。图2以剖面图举例说明,图1中具有如图例所示之高频旁路电容器之装置之薄膜部份之扩大图。图3举例说明图1装置通经装置不同层之代表性之简化网路电路图。图4系图3之旁路过滤网路之电路图。图5以上视图举例说明,根据本发明之具体实例之制成图 |
