| 主权项 |
1. 一种制造半导体记忆装置的方法,包含以下步骤:在一半导体基体中形成一个沟槽;将一种传导材料填入该沟槽而形成一传导区,至少该传导区的上方部份与所述半导体基体以一绝缘层予以绝缘分隔,且该传导材料的至少一部份掺有杂质;将传导区与绝缘层蚀回至沟槽中之一位准;在蚀回传导区与绝缘层而开启的沟槽部份中形成未掺杂之非晶矽层;使该未掺杂非晶矽层再结晶;从该掺有杂质之多晶矽透过再结晶矽层向外扩散杂质至所述半导体基体中而形成一个向外扩散区;以及在该半导体基体表面上形成一个具有源极/汲极区的传输闸,所述向外扩散区与再结晶矽构成一个埋设带而将传输闸与传导区电连接。2.如申请专利范围第1项之方法,进一步包含以下步骤:在形成未掺杂非晶矽层之前,除去在蚀回传导区与绝缘层所开启的沟槽部份中之自然氧化物。3.如申请专利范围第1项之方法,其中该未掺杂非晶矽层系在氮环境下于摄氏约550度中加热使之再结晶。4. 一种半导体记忆装置,包含:一个半导体基体;形成在半导体基体中之沟槽;形成在沟槽中而与半导体基体绝缘分隔之传导材料,以构成一个电容器;一个形成在半导体基体表面上之具有源极/汲极区的传输闸,和一个与源极/汲极区间之通道区绝缘分隔之控制闸;以及一个埋设带,将所述电容器与传输闸之源极/汲极区之一电连接,此埋设带的一部份包含再结晶矽。5.一种形成耦合电容器与电晶体的方法,包含以下步骤:在一半导体基体中形成一个沟槽;将掺杂质第一传导材料填入该沟槽而形成掺杂质第一传导区;将该掺杂质第一传导区蚀回至沟槽中之第一位准;在蚀回掺杂质第一传导区而开启的沟槽部份之侧壁上形成绝缘层;将第二传导材料填入沟槽的其余部份中而形成第二传导区;将该绝缘层与第二传导区蚀回至沟槽中之第二位准;在蚀回绝缘层与第二传导区而开启的沟槽部份中形成未掺杂之非晶矽层;将该未掺杂之非晶矽层蚀回至沟槽中之第三位准;使该未掺杂非晶矽层再结晶;从该掺杂质第一传导区透过再结晶矽层向外扩散杂质至所述半导体基体中;以及形成与沟槽和半导体基体表面交界处相邻之电晶体的源极/汲极区,所述向外扩散之杂质与再结晶矽层构成一个埋设带,以将沟槽中之第一与第二传导层与源极/汲极区电连接。6.如申请专利范围第5项之方法,其中该非晶矽层系在氮环境下于摄氏约550度中加热使之再结晶。7.如申请专利范围第5项之方法,其中在形成非晶矽层之前,除去在蚀回绝缘层与第二传导区所开启的沟槽部份中之自然氧化物。8.如申请专利范围第5项之方法,其中所述掺杂质第一传导材料为N+多晶矽。9.如申请专利范围第5项之方法,其中形成第二传导区之步骤包含:以掺杂质第二传导材料填入沟槽的其余部份中而形成掺杂质第二传导区。10.如申请专利范围第9项之方法,其中所述掺杂质第二传导材料为N+多晶矽。11.一种形成埋设带以耦合电容器与电晶体的方法,包含以下步骤:在一半导体基体中形成一个沟槽;将掺杂质第一传导材料填入该沟槽而形成掺杂质第一传导区;将该掺杂质第一传导区蚀回至沟槽中之第一位准;在蚀回掺杂质第一传导区而开启的沟槽部份之侧壁上形成绝缘层;将第二传导材料填入沟槽的其余部份中而形成第二传导区;将该绝缘层与第二传导区蚀回至沟槽中之第二位准;在蚀回绝缘层与第二传导区而开启的沟槽部份中形成非晶矽层;使该非晶矽层再结晶;从该掺杂质第一传导区透过再结晶矽层向外扩散杂质至所述半导体基体中,而使所述向外扩散之杂质与再结晶矽层构成埋设带。12.如申请专利范围第11项之方法,其中该非晶矽层系在氮环境下于摄氏约550度中加热使之再结晶。13.如申请专利范围第11项之方法,其中在形成非晶矽层之前,除去在蚀回绝缘层与第二传导区所开启的沟槽部份中之自然氧化物。14.如申请专利范围第11项之方法,其中所述掺杂质第一传导材料为N+多晶矽。15.如申请专利范围第11项之方法,其中形成第二传导区之步骤包含:以掺杂质第二传导材料填入沟槽的其余部份中而形成掺杂质第二传导区。16.如申请专利范围第15项之方法,其中所述掺杂质第二传导材料为N+多晶矽。图示简单说明:图1为习知DRAM记忆元件的电路图。图2A与2B分别为具有自行对准之埋设带的DRAM元件之上视图与剖面图。图3示出在埋设带形成后因为氧化程序而扩张的环壁氧化物71。图4A-4H示出依据本发明之半导体装置形成方法。图5详细示出未掺杂非晶矽层107的再结晶。图6A与6B分别示出受限在沟槽填入区中的缺陷和延伸至半导体基体中的缺陷。图7A与7B分别示出依据本发明方法所形成的埋设带,和根 |
