| 主权项 |
1. 一种在低温下形成浅接面的制造方法,适用于具有一第一型导电性之矽基底上,其中,该矽基底上方形成有元件区;该制造方法包括:形成一钯金属层于该矽基底上方;形成一矽材质层于该钯金属层上方;进行一离子布値程序,将第二型杂质掺入该钯金属层中;进行一退火程序,使该钯金属层与该矽基底反应成钯矽化物,并将该第二型杂质由该钯金属层中推入该矽基底内,形成具有浅接面之第二型掺杂区。2. 如申请专利范围第1项之制造方法,其中,该退火程序更包括:一第一阶段退火程序,于含氮气氛之炉管中,以约300℃之温度退火约三十分钟;一选择性蚀刻程序,将未形成该钯矽化物之钯金属去除;以及一第二阶段退火程序,于含氮气之炉管中,在500℃至800℃温度范围内退火约六十分钟。3. 如申请专利范围第1项所述之制造方法,其中,该钯金属层厚度约500埃。4. 如申请专利范围第1项所述之制造方法,其中,该矽材质层厚度约50埃。5. 如申请专利范围第1项至第4项任一项所述之制造方法,其中,该第一型导电性之矽基底为N型矽基底,该第二型杂质为P型杂质。6. 如申请专利范围第5项所述之制造方法,其中,该离子布植程序是以氟化硼离子在70至135KeV能量范围内,掺入约510@su1@su5/cm@su2之布植量。7. 如申请专利范围第6项所述之制造方法,其中,该选择性蚀刻程序系以碘与碘化钾之水溶液蚀去钯金属。8. 如申请专利范围第7项所述之制造方法,其中,更包括在该退火程序后形成一铝金属层于表面,以形成金属接触。9. 一种在低温下形成浅接面的制造方法,适用于具有一第一型导电性之矽基底上,其中,该矽基底上方形成有元件区,该制造方法包括:形成一钯金属层于该矽基底上方;形成一矽材质层于该钯金属层上方;进行一第一阶段退火程序,使该钯金属层与该矽基底反应形成钯矽化物;进行一选择性蚀刻程序,去除未形成钯矽化物之钯金属;进行一离子布植程序,将第二型杂质掺入该钯矽化物中;进行一第二阶段退火程序,将该钯矽化物中之该第二型杂质推入该矽基底内,形成具有浅接面之第二型掺杂区。10. 如申请专利范围第9项所述之制造方法,其中,该第一阶段退火程序系于约300℃之炉管内退火约三十分钟。11. 如申请专利范围第9项所述之制造方法,其中,该第二阶段退火程序系在500至750℃温度范围之炉管中退火约六十分钟。12. 如申请专利范围第9项所述之制造方法,其中,该钯金属层厚度约为500埃。13. 如申请专利范围第9项所述之制造方法,其中,该矽材质层厚度约为50埃。14. 如申请专利范围第9项至第13项中任一项所述之制造方法,其中,该第一型导电性之矽基底为N型矽基底,该第二型杂质为P型杂质。15. 如申请专利范围第14项所述之制造方法,其中,该离子布植程序系以氟化硼离子在40至120KeV能量下,掺入约510@su1@su5/cm@su2。图示简单说明:第1A图至第1D图是剖面示意图,绘示依照本发明一较佳实施例之制造流程。第2A图至第2D图是剖面示意图,绘示依照本发明另一较佳实施例之制造流程。第3图是依照第1A图至第1D图制造流程形成之矽化钯,于不同杂质布植能量下,薄片电阻値与退火温度的关系。第4图是依照第1A图至第1D图制造流程形成之浅接面扩散区,在不同杂质布植能量下,逆向电流密度与退火温度的关系图。第5图是依照第2A图至第2D图制造流程形成之矽化钯,在不同杂质布植能量下,薄片电阻値与退火温度的关系图。第6图是依照第2A图至第2D图制造流程形成浅接面扩散区与矽化钯层中,含氟浓度之分布图。第7图是依照第2A图至第2D图制造流程形成浅接面扩散区,在不同杂质布植能量下,漏电流密度与退火温度之关系 |
