可作多准位临界电压储存之PMOS快闪记忆体晶胞

摘要

一P-通道快闪EEPROM晶胞具有形成于N-型井层上之P+源极及P+汲极层，及延伸于它们之间的通道。一薄的透纳氧化物层被用来覆盖于通道之上。两者被一介质层隔开之多晶矽漂浮闸极及多晶矽控制闸极覆盖于透纳氧化物层上。程式规划经由热电子注入而完成，而拭除是藉由电子穿透来做到。晶胞的临界电压可利用在程式规划时，接于该漂浮闸极之电压大小而予准确的控制。因为注入至漂浮闸极之热电子注入与透纳氧化物之厚度及漂浮闸极与控制闸极间的接合率之变化无关，所以程式规划操作及资料保持不受制程变化影响。此外，PMOS装置在一狭窄的闸极电压范围上经由热电子注入传导一闸极电流，因此在闸极电流之上甚至在漂浮闸极的充电电流之上皆容许正确的控制。这个在闸极电流之上的控制，以及与制程特质无关之晶胞的临界电压值，有利容许晶胞的临界电压更精确地控制，因此产生一能够储存较大量资料位元且更可为靠的晶胞 。

主权项

1. 一种半导体记忆体晶胞,包含有:一在其上已形成一P+源极、一P+汲极,及一延伸于该源极及该汲极间之通道层的N-型井层:覆盖于该第一绝缘层之上的一漂浮闸极;覆盖于该漂浮闸极之上的一第二绝缘层;及覆盖于该第二绝缘层之上的一控制闸极,该晶胞经由施加一程式规划电压于该控制闸极上,而产生从该N-型井层与该P+汲极之接面间注入至该控制闸极之热电子注入而被程式规划,该晶胞表示一多数程式规划准位,每一准位皆有关该晶胞之多数临界电压中各自的一个准位,其中该临界电压是由该程式规划电压的大小决定。2. 如申请专利范围第1项之晶胞,其中该晶胞经由从该漂浮闸极至该通道层、该源极、及该汲极之电子的穿透而被拭除。3. 如申请专利范围第1项之晶胞,其中当该漂浮闸极未被充电时,该晶胞之临界电压大约是-3至-6V。4. 如申请专利范围第1项之晶胞,其更包含有一形成于该N-型井层上之位元线选择电晶体,该第一选择电晶体具有一接于位元线之P+源极,一接至该晶胞的该汲极之P+源极,及一选择闸极。5. 如申请专利范围第4项之晶胞,其中该晶胞经由施加该程式规划电压于该控制闸极上,施加一第一电压于该源极及该N-型井层上并把该位元线及该选择闸极接地而被程式规划,该程式规划电压介于5至15伏间,而其値是依程式规划该晶胞所期望的该多数程式规划准位的那个准位而定,该第一电压値大约介于5到15伏间。6. 如申请专利范围第4项之晶胞,其中该晶胞经由斜增该程式规划电压从第一电压至第二电压,施加大约5到15伏间之电压于该源极及该N-型井层上及施加一第三电压于该选择闸极上,且接地位元线而被程式规划,其中该第二电压依该晶胞被程式规划的该多数程式规划准位中的那个准位而定。7. 如申请专利范围第1项之晶胞,其中该第一电压大约是5伏而该第二电压大约是15伏。8. 如申请专利范围第4项之晶胞,其中该晶胞经由施加大约15到22伏间之电压于该源极,该选择闸极,及该N-型井层上,且接地该控制闸极及连接该位元线至一漂浮电位而被拭除。9. 如申请专利范围第4项之晶胞,其中该晶胞经由施加大约3到15伏间之电压于该源极,该选择闸极,及该N-型井层上,且施加大约-3到-15伏间之电压到该控制闸极上及连接该位元线至一漂浮电位而被拭除。10. 如申请专利范围第4项之晶胞,其中该位元线被接到一供应电压,该晶胞经由施加大约0至该供应电压値间之电压于该控制闸极上,施加一第一电压于该源极及该N-型井层上,接地该选择闸极,并施加一第二电压于该位元线上而被读取。11. 如申请专利范围第10项之晶胞,其中该第一电压约等于该供应电压而该第二电压小于该第一电压。12.如申请专利范围第4项之晶胞,其中该晶胞经由设定该程式规划电压在地电位,施加一第一电压于该N-型井层上,预充该位元线至该第二电压値,及接地该等源极及该位元线选择电晶体的选择闸极而被读取。13. 如申请专利范围第4项之晶胞,其更包含有一形成于该N-型井层上之第二选择电晶体,该第二选择电晶体具有一接于该晶胞源极的P+汲极及具有一来源选择闸极及一P+源极。14. 如申请专利范围第13项之晶胞,其中该晶胞经由施加该程式规划电压于该控制闸极上,施加大约3到15伏间的电压于该来源选择闸极,该源极,及该N-型井层上,而接地该位元线选择闸极及施加一第二电压于该位元线而被程式规划。15. 如申请专利范围第13项之晶胞,其中该晶胞经由施加大约16至12伏间之电压于该来源选择闸极,该源极,及该N-型井层上,而接地该位元线选择闸极及该控制闸极并施加一第二电压于该位元线上而被程式规划。16. 如申请专利范围第13项之晶胞,其中该晶胞经由施加大约5至15伏间之电压于该源极及该N-型井层上,施加该程式规划电压于该控制闸极上,及接地该位元线,该来源选择闸极,及该位元线选择闸极而被拭除。17. 如申请专利范围第13项之晶胞,其中该晶胞经由施加一第一电压于该源极及该N-型井层上,施加该程式规划电压于该控制闸极上,而接地该来源选择闸极及该位元线选择闸极,及施加一小于第一电压之第二电压至该位元线上而被读取。18. 如申请专利范围第13项之晶胞,其中该晶胞经由施加一第一电压于该N-型井层上,接地该来源选择闸极,该位元线选择闸极,该源极,及该控制闸极,且预充该位元线至一预定电压値而被读取。19. 如申请专利范围第1项之晶胞,其更包含一形成于该N-型井层上之第一选择电晶体,该第一选择电晶体具有一接于该晶胞源极的P+汲极,一P+源极,及一选择闸极。20. 如申请专利范围第19项之晶胞,其更包含一接于该晶胞源极的位元线。图示简单说明:第1图是一习知技艺所制之EEPROM晶胞之横截面图,其可在许多临界电压准位之其中一个电电压准位被程式规划及拭除;第2图是一如本发明之多准位临界电压EEPROM晶胞之横截面图;第3图是一依据本发明另一实施例之第2图所示之多准位临界电压EEPROM晶胞之横截面图;第4图是一依据本发明又另一实施例之第2图所示之多准位