| 主权项 |
1. 一种失效记忆单元修补电路,用于具有复数记忆单元之半导体记忆装置,每一该记忆单元包括经由电流限制元件连接之电阻负载端,一对存取电晶体,其汲极端连接至该装置负载端,其闸极端连接至一字元线,而其源极端连接至一对位元线,以及一对驱动电晶体,其闸极端交互耦合至该存取电晶体之该汲极端,以及复数个预先充电电晶体对,用以对行方向中之该位元线预先充电,该电路包括:一电流切断装置,用以于分布在行方向单元之该记忆单元被决定为备用电流失效单元之时,将经由该电阻负载端提供给该记忆单元的单元电源转换为接地电压,并切断对该预先充电电晶体的电流供应。2. 如申请专利范围第1项之失效记忆单元修补电路,其中该电流切断装置包括:一电阻以及依序连接于单元电源与接地电位之间的熔丝;第一切断装置,用以切断提供给记忆单元的单源电源供应;以及第二切断装置,连接于该第一切断装置,用以切断该预先充电电晶体之电流供应,藉此同步切断对该记忆单元之电源供应以及对该预先充电电晶体之电流供应。3. 如申请专利范围第2项之失效记忆单元修补电路,其中该第一切断装置包括:第一反相器,其第一输入端连接至电阻与熔丝之间的一个连接点,用以在记忆单元为备用电流失效单元时藉着烧断熔丝而提供接地电位给电组负载端,而第二切断装置包括一第二反相器连接至第一反相器之一输出端,于第一反相器输出接地电位的情况下提供一大约等于单元电源的电压准位给预先充电电晶体对之闸极端。4. 如申请专利范围第1项之失效记忆单元修补电路,其中该电流切断装置回应一外部讯号而执行切断运作。5. 如申请专利范围第1项之失效记忆单元修补电路,其中该切断装置包括:一电阻以及一依序相互连接之熔丝;一第一装置,具一输出端连接于该熔丝,一输入端连接于一外部选择讯号,而另一输入端连接至第一内部选择讯号,用以回应第一内部及/或外部选择讯号而决定一备用电流失效单元;一第二装置,其一输入端连接于电阻与熔丝之间,用以于记忆单元被决定为备用电流失效记忆单元时藉由烧断熔丝而提供接地电位给电阻负载端;以及一第三装置,其一输入端连接至第二装置之一输出端,而另一输入端连接至第二内部选择讯号,回应该第二装置与该第二内部选择讯号而提供一预定电压给该预先充电电晶体对之闸极端。6. 如申请专利范围第5项之失效记忆单元修补电路,其中该第一装置系一NOR闸,该第二装置系一反相器,而该第三装置系一NMAD闸。7. 如申请专利范围第6项之失效记忆单元修补电路,其中该NOR闸之一输入系一列位址解码讯号。图示简单说明:第一图:表示典型静态随机存取记忆体中之一记忆单元结构之电路图;第二图:表示习知记忆装置中之备用电流失效单元修补电路;第三图:表示另一种习知记忆装置中之备用电流失效单元修补电路;第四图:表示本发明较佳实施例之记忆装置中之备用电流失效单元修补电路;第五图:表示本发明另一较佳实施例之记忆装置中之备用 |
