| 主权项 |
1.一种控制工厂制程之系统,该制程含有包含输入状态之处理变数与包含输出状态之控制变数,该系统包含:感测器机构,用来提供至少该控制变数之量测;存储器机构,用来储存上下限和至少一控制变数之校正时间常数,该上下限被一组数値隔开,此组数値内之该至少一控制变数被视为可接受者;处理器机构,联接于该感测器机构和该储存器机构且含有描述该工厂制程之模式所用之资料,该模式界定出处理变数之成本与控制变数间之关系且在一旦求出解后则进一步提供该至少一个该控制变数的预测値,该处理器机构进一步含有逻辑机构,此逻辑机构回应于组数値以外之该至少一控制变数的量测値函数而产生控制讯号以便在某一方向上改变该处理变数而获得其最小化之成本,该处理变数在某一方向上改变而使得该至少一控制变数之预测値落在该组数値之中;与控制讯号机构,回应于该工厂中之器具操作的该控制讯号以便控制该处理变数。2.如申请专利范围第1项之控制工厂制程之系统,其中该存储器机构进一步储存描述该模式之轨迹回应函数所用之资料,当该上限被该控制变数突破时该模式便将该控制变数之回正于该视为可接受之数値组的速率加以规定;该存储器机构又进一步储存描述该模式之轨迹回应函数所用之资料,当该下限被该至少一控制变数突破时该模式便将该控制变数之回正于该视为可接受之数値组的速率加以规定,两个轨迹回应函数皆含有校正时间常数且表达出该至少一控制变数之合宜变化率与量测値间之关系,该逻辑机构利用该资料来决定该最小化之成本输入状态。3.如申请专利范围第2项之控制工厂制程之系统,其中该至少一控制变数之该轨迹回应函数为:dyk/dt=(SPHk-(yk+b))/T++Vhpk-Vhnkdtk/dt=(SPLk-(yk+b))/T++Vlpk-Vlnkk=1至KVlp≧0.0Vln≧0.0Vhp≧0.0Vhn≧0.0其中:SPH=控制变数或束限之上限;SPL=控制变数或束限之下限;y=预测之控制变数;b=预测値与量测値间之偏差相关误差;Vhp=从SPH算起之量测变数的正向变化;Vhn=从SPH算起之量测变数的负向变化;Vlp=从SPL算起之量测变数的正向变化;Vln=从SPL算起之量测变数的负向变化;k=进入未来的时间步骤;K=控制器所用之时间层次中进入未来的时间步骤;T=受控变数之回应的合宜封闭回路速率的时间常数。4.如申请专利范围第3项之控制工厂制程之系统,其中该逻辑机构之操作被用来提供解答予最小化之关系以便决定最小化之成本处理变数,此处理变数被用来达成该至少一控制变数进入该组数値以内的动作,该最小化之关系表达如下:Min Sum(Wh*Vhpk+Wl*Vlnk)+C(x,u)其中:Wh,W1=惩治加权;Vhpk,Vlpk=前文界定之违反变数;C(x,u)=成本惩治函数。图示简单说明:图1为并合有本发明之系统的方块线图。图2为本发明中所用之控制功能的示意图。 |
