发明名称 半导体元件及其制造方法
摘要 一种半导体装置,包含:一半导体基底;和一电容形成在半导体基底上;其中该电容包括一下电极,形成在下电极上之一介电膜,和形成在介电膜上之一上电极;该介电膜之厚度为100nm或更小,且主要由具有一ABO3型钙钛矿结晶结构之金属氧化物构成(其中A为选自含有Sr,Ba,和Ca所组成之群之至少一金属离子,和B为Ti离子),并含有选自由Fe,Mn和Co所构成之群之至少一元素。
申请公布号 TW306037 申请公布日期 1997.05.21
申请号 TW085112080 申请日期 1996.10.03
申请人 东芝股份有限公司 发明人 中村贤朗;今井馨太郎;江口和弘;清利正弘
分类号 H01L21/70 主分类号 H01L21/70
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼;林敏生 台北巿南京东路二段一二五号七楼伟成第一大楼
主权项 1.一种半导体装置,包含:─半导体基底;和─电容形成在半导体基底上;其中该电容包括一下电极,形成在下电极上之一介电膜,和形成在介电膜上之一电极;该介电膜之厚度为100nm或更小,且主要具有─ABO3型钙钛矿结晶结构之金属氧化物构成(其中A选自含有Sr,Ba,和Cah所组成之群之至少一金属离子,和B为Ti离子),并含有选自由有Fe,Mn和Co所构成之至少一元素。2.如申请专利范围第1项之半导体装置,其中在该介电膜中之元素之浓度在0.01wt%至少于10wt%之范围内。3.如申请专利范围第1项之半导体装置,其中在该介电膜中之元素之浓度在0.1wt%至5wt%之范围内。4.如申请专利范围第1项之半导体装置,其中该介电膜之膜厚度为50nm或更小。5.如申请专利范围第1项之半导体装置,其中在接近介于介电膜在下电极和上电极之至少之一间之介面之区域中之元素之浓度高于其它区域之浓度。6.如申请专利范围第1项之半导体装置,其中该介电膜包含含有Fe之(Ba,Sr)TiO3当成一主要成份。7.如申请专利范围第1项之半导体装置,其中该下电极包含选自由Pt,Pd,Ir,Rh,Ru,Au,铟/锡氧化物,RuO2,BaRuO3,SrRuO3和Nb一掺杂SrTiO3所构成之群之一材料。8.如申请专利范围第1项之半导体装置,其中该上电极包含选自由Pt,Pd,Ir,Rh,Ru,Au,铟/锡氧化物,RuO2,BaRuO3,SrRuO3,Nb掺杂SrTiO3,W,Mo,Ta,WNx,MoNx,TiN和TaNx所构成之群之材料。9.一种动态随机存取记忆装置,包含:─半导体基底,─MOS电晶体形成在该半导体基底上;和─电容形成在半导体基底上;该记忆装置之一记忆胞由MOS体晶体和该电容所构成;其中该电容包括一下电极,形成在下电极上之一介电膜,和形成在介电膜上之一上电极;该介电膜之厚度为100nm或更小,且主要由具有一ABO3型钙钛矿结晶结构之金属氧化物构成(其中A为选自含有Sr,Ba,和Ca所组成之群之至少一金属离子和B为Ti离子),并含有选自由Fe,Mn和Co所构成之群之至少一元素。10.如申请专利范围第9项之动态随机存取记忆装置,其中在该介电膜中之元素之浓度在0.01wt%至少于10wt%之范围内。11.如申请专利范围第9项之动态随机存取记忆装置,其中在该介电膜中之元素之浓度在0.1wt%至5wt%之范围内。12.如申请专利范围第9项之动态随机存取记忆装置,其中该介电膜之膜厚度为50nm或更小。13.如申请专利范围第9项之动态随机存取记忆装置,其中在接近介于介电膜和下电极和上电极之至少之一间之介面区域中之元素之浓度高于其它区域之浓度。14.如申请专利范围第9项之动态随机存取记忆装置,其中该介电膜包含含有Fe之(Ba,Sr)TiO3当成一主要成份。15.如申请专利范围第9项之动态随机存取记忆装置,其中该下电极包含选自由Pt,Pd,Ir,Rh,Ru,Au,铟/锡氧化物,RuO2,BaRuO3,SrRuO3和Nb一掺杂SrTiO3所构成之群之一材料。16.如申请专利范围第9项之动态随机存取记忆装置,其中该上电极包含选自由Pt,Pd,Ir,Rh,Ru,Au,铟/锡氧化物,RuO2,BaRuO3,SrRuO3和Nb一掺杂SrTiO3,W,Mo,Ta,WNx,MoNx,TiN和TaNx所构成之群之材料。17.一种半导体装置之制造方法,包含之步骤为:形成一下电极在一半导体基底上;形成一介电膜在该下电极上,该介电膜之厚度为100nm或更小,且主要由具有─ABO3型钙钛矿结晶结构之金属氧化物构成(其中A为选自含有Sr,Ba,和Ca所组成之群之至少一金属离子,和B和Ti离子);涂覆含有选自由Fe,Mn,和Co所构成之群之至少一元素之溶液在该介电膜之一表面上;对涂覆以选自由Fe,Mn和Co所构成之群之至少一元素之介电膜做热处理,藉以扩散该至少一元素至该介电膜;和形成一上电极在该介电膜上,藉以形成含有下电极,介电膜,和该上电极之一电容。18.如申请专利范围第17项之半导体装置之制造方法,其中在介电膜中之元素浓度在0.01wt%至少于10wt%之范围内。19.一种半导体装置之制造方法,包含之步骤为:形成一下电极在一半导体基底上;以CVD法或溅镀法形成一介电膜在该下电极上,该介电膜之厚度为100nm或更小,且主要由具有一ABO3型钙钛矿结晶之金属氧化物构成(其中A为选自含有Sr,Ba,和Ca所组成之群之至少一金属离子,和B为Ti离子),并含有选自由Fe,Mn和Co所构成之群之至少一元素;和形成一上电极在该介电膜上,藉以形成含有下电介电膜,和该上电极之一电容。20.如申请专利范围第19项之半导体装置之制造方法,其中在介电膜中之元素浓度在0.01wt% 至少于10wt%之范围内。图示简单说明:图1为介于钙钛矿介电膜之膜厚度和钙钛矿介电膜之介电常数间之关系图;图2为电容之C-V特性图,其中显示本发明之效果;图3为以SIMS量测在(Ba,Sr)TiO3中之Fe之轮廓图;图4A至4D分别显示依照本发明之第一实施例之DRAM胞之制造步骤之横截面图;图5A至5D分别显示依照本发明之第二实施例之DRAM胞之制造步骤之横截面图;图6A至6D分别显示依照本发明之第二实施例之DRAM胞之制造步骤之横截面图;和图7A至7E分别显示依照本发明之第二实施例之DRAM胞之制造步骤之横截面图;
地址 日本