| 主权项 |
1.一种用以制造掩罩之方法,包含:构制一多层薄膜于一基体上,此由构制多个周期而成,每一周期包含至少二层,其中,该周期中之至少一层在压缩应力下,及该周期中之至少一层在张应力下,每一层具有厚度为约0.5nm至约10nm,其中在压缩应力下之层之厚度及在张应力下之层之厚度经加选择,俾所制成之多层薄膜之应力为约-50MPa至约50MPa,其中该周期中之层之至少之一为选自钼(Mo)、钨(W)钽(Ta)、碳(C)、矽(Si)、氮化矽(SiNx)所组之群中之材料所制,其中x为约1至1.3,其中该薄膜之应力为约5MPa至约-5MPa。2.如申请专利范围第1项所述之方法,其中,该第一材料为Si,具有厚度为约2.9nm至约3.1nm,及为Mo,具有厚度为约2.9nm至约3.1nm。3.如申请专利范围第1项所述之方法,另包含刻划一图形于多层薄膜上,从而形成一掩罩。4.一种掩罩,包含一多层薄膜构制于一基体上,其中该多层薄膜包含多个周期,其中每一周期包含至少二层,一第一材料层及一第二材料层,其中每一层之厚度为约0.5nm至约10nm,且其中,每一周期之层之至少之一在压缩应力下,及每一周期之层之至少之一在张应力下,且其中,多层薄膜之应力为约-50MPa至约50MPa。5.如申请专利范围第4项所述之掩罩,其中在张应力下之材料系选自钼(Mo),钽(Ta)及钨(W)所组之群中。6.如申请专利范围第5项所述之掩罩,其中在压缩应力下之材料系选自碳(C),矽(Si)及氮化矽(SiNx)所组之群中,其中,x为约1至约1.3。7.如申请专利范围第6项所述之掩罩,其中该第一材料为Si,具有厚度为约2.9nm至约3.1nm,及第二材料为Mo,具有厚度为约2.9nm至约3.1nm。8.如申请专利范围第4项所述之掩罩,其中多层薄膜之应力为约5MPa至约-5MPa。9.如申请专利范围第4项所述之掩罩,其中基体为一膜片。10.一种用以制造半导体装置之方法,包含透射能量通过如申请专利范围第4项所述之掩罩,使构制于基体上之一能量敏感之抗蚀材料透过图形曝光,并刻划该图形于能量敏感之抗蚀材料上。图示简单说明:图一为本发明之多层薄膜之切开图;图二为用于制造本发明之薄膜之一溅散室之概要图;及图三为曲线图,显示多层薄膜之二层周期中之一层之厚度对薄膜应力之影响。 |
