一种极薄介电层之制造方法

摘要

一种在半导体基底表面成型一极薄介电层之制造方法，包括下列步骤：将该半导体基底置于氮气环境中，并加温至一第一温度；在该第一温度，施行一氧化步骤；将该半导体基底置于氮气环境下，并改善至一第二温度；以及，在该第二温度，施行一氧化亚氮气体退火步骤。最后，本发明之制造方法更可包括在该第二温度，施行一氮气退火步骤。依照本发明制成的介电层比诸传统的热成长氧化层，可以呈现较大的崩溃电荷（charge-to-breakdown； QBD）；较少的电子陷阱捕捉（charge trapping），在加压（stress）的情况下，有较少的电导衰退（transconductance degradation）、以及较少的临限电压漂移（threshold voltage shift）。再者，其逆短通道效应（reverse short channel effect；RSCE）也被有效抑制。

主权项

1.一种在半导体基底表面成长一极薄介电层之制造方法,其中,该半导体基底至少具部份裸露之表面,该制造方法包括下列步骤:a.将该半导体基底置于氮气环境中,并加温至一第一温度;b.在该第一温度,施行一氧化步骤;c.将该半导体基底置于氮气环境中,并改变至一第二温度;以及d.在该第二温度,施行一氧化亚氮气体退火步骤。2.如申请专利范围第1项所述之制造方法,其中在步骤d之后,更包括下列步骤:在该第二温度,施行一氮气退火步骤。3.如申请专利范围第1项所述之制造方法,其中,该半导体基底为矽基底。4.如申请专利范围第2项所述之制造方法,其中,该半导体基底为矽基底。5.如申请专利范围第1项所述之制造方法,其中,该第一温度为约700℃至约850℃之间。6.如申请专利范围第1项所述之制造方法,其中,该第二温度为约700℃至约850℃之间。7.如申请专利范围第1项所述之制造方法,其中,该氧化步骤为一湿氧化步骤。8.一种在半导体基底表面形成一极薄氧氮化物层之制造方法,其中该半导体基底至少部份表面具一极薄二氧化矽层,该制造方法包括下列步骤:将该半导体基底置于氮气环境中,并加温至一预定温度;以及在该预定温度,施行一氧化亚氮气体退火步骤。9.如申请专利范围第8项所述之制造方法,其中,在该氧化亚氮气体退火步骤之后,更包括下列步骤:在该预定温度,施行一氮气退火步骤。10.如申请专利范围第9项所述之制造方法,其中,该半导体基底为矽基底。11.如申请专利范围第10项所述之制造方法,其中,该半导体基底为矽基底。12.如申请专利范围第9项所述之制造方法,其中该预定温度为约700℃至约900℃之间。13.如申请专利范围第9项所述之制造方法,其中该极薄二氧化矽层厚度为约30埃至约150埃之间。图示简单说明:第一图系绘示依照本发明一第一较佳实施例,一种在半导体基底表面成长一极薄介电层的制造方法之流程图。第二图系绘示依照本发明一第二较佳实施例,一种在半导体基底表面成长一极薄介电层的制造方法之流程图。