| 主权项 |
1.一种半导体元件包含:一半导体晶片,于该半导体晶片上形成一电路;一钝化膜于该半导体晶片上;一叠片膜,具有一可热凝之-阻挡层与热塑性黏合剂层接触,该-阻挡层配置于该钝化膜上;及一引线框,附着至热塑性黏合剂层及电连接至电路。2.如申请专利范围第1项之半导体元件,其中该-阻挡层系以一种可热凝聚亚胺型树脂制成,而该热塑性黏合剂层系以一种热塑性聚亚胺型树脂制成。3.如申请专利范围第2项之半导体元件,其中在引线框附着之部位,热塑性聚亚胺型树脂层之厚度为15至35微米,而在其它地方之可热凝聚亚胺型树脂的厚度为5至15微米。4.如申请专利范围第2项之半导体元件,其中热塑性聚亚胺型树脂层也配置在引线框之非结合部位之可热凝聚亚胺型树脂层上,热塑性聚亚胺型树脂层之厚度为15至35微米,而可热凝聚亚胺型树脂层之厚度为10至30微米。5.如申请专利范围第2项之半导体元件,其中叠片之总厚度至少在引线框之结合部位为35至65微米。6.如申请专利范围第1项之半导体元件,其中在引线框结合部上之热塑性黏合剂层之一端部自引线框之端部凸出0.1至0.15毫米。7.如申请专利范围第1项之半导体元件,其中在半导体晶片之结合片侧面,在半导体晶片之单元部份末端与热塑性黏合剂层末端间之间隙为100至500微米。8.如申请专利范围第1项之半导体元件,其中元件之总体由树脂予以密封。9.如申请专利范围第1项半导体元件,其中引线框由一供信号接线之第一引线框部份及一供电源接线之第二引线框部份所构成。10.一种制造半导体元件之方法,包含下列步骤:提供一具有支撑表面之半导体晶片;配置一钝化膜于该支撑表面上;涂布一热塑性树脂层于该半导体晶片之钝化膜上;图案化及固化该热塑性树脂层,以及提供一引线框;将引线框结合于热塑性树脂层上。11.如申请专利范围第10项之方法,其中该晶片具有多数个结合片以及在引线框结合后,进行一项将半导体晶片之结合片金属线结合至引线框之步骤。12.一种用以附着一具有引线附着表面之引线框至一具有支撑表面之半导体晶片之附着结构,包含:一可热凝膜实质覆盖该支撑表面;及一热塑性膜直接黏合夹于该引线附着表面及可热凝膜之间。13.如申请专利范围第12项之附着结构,其中该支撑表面以一钝化膜覆盖,而可热凝膜配置于该钝化膜上。14.如申请专利范围第12项之附着结构,其中该可热凝膜为-阻挡层。15.如申请专利范围第12项之附着结构,其中该可热凝膜为聚亚胺树脂。16.如申请专利范围第12项之附着结构,其中该热塑性膜为聚亚胺树脂。17.如申请专利范围第12项之附着结构,其中该可热凝膜及该热塑性膜为聚亚胺树脂。18.如申请专利范围第12项之附着结构,其中该热塑性膜主要系配置于邻接该引线附着表面。19.如申请专利范围第12项之附着结构,其中该可热凝膜具有一第一厚度于该支撑表面邻接引线附着表面上,而在其它地方具有实质较少之厚度。20.如申请专利范围第19项之附着结构,其中该可热凝膜具有约10至30微米之厚度于该支撑表面邻接引线附着表面上,而在其它地方为约5至15微米。21.如申请专利范围第19项之附着结构,其中该热塑性膜具有约15至35微米之厚度,且该可热凝膜具有约10至30微米之厚度于该支撑表面邻接引线附着表面上,而在其它地方为约5至15微米。图示简单说明:图一为一种根据本发明第一实施例,具有LOC结构之IC包装件之剖面图;图二为图一之包装件主要部份之放大剖面图(沿图四之II-II线);图三为图一之包装件主要部份之放大剖面图(沿图四之III-III线);图四为图一之包装件主要部份之示意平面图;图五为放大图,示图四之上述平面图之一部份;图六为对应于图五之VI-VI线之部份之剖面图,示包装件空隙之产生;图七为图一之包装件主要部份之放大斜视图;图八为剖面图,示图一之包装件制造方法中之一阶段;图九为剖面图,示图一之包装件制造方法之另一阶段;图十为剖面图,示图一之包装件制造方法之另一阶段;图十一为剖面图,示图一之包装件制造方法之另一阶段;图十二图一为之包装件主要部份之剖面图;图十三为剖面图,示图一之包装件制造方法中之一阶段;图十四为剖面图,示图一之包装件制造方法之另一阶段;图十五为剖面图,示图一之包装件制造方法之另一阶段;图十六为剖面图,示图一之包装件制造方法之另一阶段;图十七为一种根据本发明第二实施例,具有LOC结构之IC包装件主要部份之示意平面图;图十八为放大剖面图,示图十七之包装件之主要部份;图十九为放大斜视图,示图十七之包装件之主要部份;图二十为剖面图,示图十七之包装件制造方法之一阶段;图二一为剖面图,示图十七之包装件制造方法之另一阶段;图二二为剖面图,示图十七之包装件制造方法之另一阶段;图二三为剖面图,示图十七之包装件制造方法之另一阶段;图二四为剖面图,示图十七之包装件制造方法之另一阶段;图二五为剖面图,示图十七之包装件制造方法之另一阶段;图二六为剖面图,示图十七之包装件制造方法之另一阶段;图二七为一种根据本发明第三实施例,具有LOC结构之IC包装件主要部份之示意平面图;图二八为图二七之包装件之放大斜视图;图二九为剖面图,示图二七之包装件制造方法中之一阶段;图三十为剖面图,示图二七之包装件制造方法之另一阶段;图三一为剖面图,示图二七之包装件制造方法之另一阶段;图三二为剖面图,示图二七之包装件制造方法之另一阶段;图三三为剖面图,示图二七之包装件制造方法之另一阶段;图三四为剖面图,示图二七之包装件制造方法之又一阶段;图三五为曲线图,示粒子所引起之软误差率(不良率),及放大剖面图,示图二七之包装件之主要部份;图三六为曲线图,示寄生电容之变化;图三七为一样本之剖面图,示剥离试验之状态;图三八为一种根据本发明第四实施例,具有LOC结构之IC包装件,其引线框之平面图;图三九为一种根据本发明第五实施例之IC包装件之剖面图;图四十为一种具有习知LOC结构之包装件,其主要部份之斜视图;图四一为沿图四十之XXXXI-XXXXI线之剖面图;图四二为剖面图,示图四十之包装件制造方法之一阶段;图四三为剖面图,示图四十之包装件制造方法中之另一阶段;图四四为剖面图,示图四十之包装件制造方法中之另一阶段;图四五为剖面图,示图四十之包装件制造方法中之又一阶段;图四六为图四十之包装件主要部份,在图四十沿XXXXVI。XXXXVI线之剖面图;图四七为图四十之包装件主要部份,在IR回流试验时之放大剖面图;图四八为示意侧视图,示由厚绝缘胶带所引起之图四十之包装件翘曲。 |
