| 主权项 |
1.一种乙太网路控制器,以控制具有一个中央处理单元的站台和乙太网路间的数据传输,包含:一记忆体;一个第一先进先出缓冲器,以管理从中央处理单元到记忆体的中央处理单元数据之传输;一个第二先进先出缓冲器,以管理从记忆体到乙太网路的中央处理单元数据之传输;和一个判定电路,用以控制第一和第二先进先出缓冲器。2.如申请专利范围第1项之控制器,进而包含:一个与第一先进先出缓冲器关连之第一逻辑,以转换中央处理单元数据从第一种位元大小变成第二种位元大小,并且产生位址以将第一种位元大小之中央处理单元数据写入记忆体;以及一个与第二先进先出缓冲器关连之第二逻辑,以产生位址来读取记忆体里的中央处理单元数据,并且转换该数据从第二种位元大小变成第一种位元大小。3.如申请专利范围第2项之控制器,进而包含:一个第三先进先出缓冲器,以管理从乙太网路到记忆体的乙太网路数据之传输;和一个第四先进先出缓冲器,以管理从记忆体到中央处理单元的乙太网路数据之传输,而其中判定电路控制第三和第四先进先出缓冲器。4.如申请专利范围第3项之控制器,进而包含:一个与第三先进先出缓冲器关连之第三逻辑,以转换乙太网路数据从第一种位元大小变成第二种位元大小,并产生位址以将第二种位元大小之乙太网路数据写入记忆体;以及一个与第四先进先出缓冲器关连之第四逻辑,以产生位址来读取记忆体里的乙太网路数据,并转换乙太网路数据从第二种位元大小变成第一种位元大小。5.如申请专利范围第4项控制器,其中判定电路包含有用以将透过每一个先进先出缓冲器之传输限制于一选定之位元组数目的装置。6.如申请专利范围第5项控制器,其中选定之位元组数目是32位元组。7.如申请专利范围第6项控制器,其中判定电路包含有用以于32位元组传输之后询问每一个进先出缓冲器,来决定是否有传输的要求正等待中。8.如申请专利范围第7项控制器,其中判定电路根据一个判定演算法而允许来自先进先出缓冲器的要求。9.如申请专利范围第8项控制器,其中判定演算法对于进出接收用先进先出缓冲器,赋与第一级之优先,同时在两个接收用先进先出缓冲器之间,对于正在要求进出乙太网路控制器媒体侧之接收用先进先出缓冲器,判定演法赋与优先权;而判定演算法对于传送用先进先出缓冲器,赋与第一级之第二优先,同时在两个传送用先进先出缓冲器之间,对于正在要求乙太网路控制器滙流排侧之传送用先进先出缓冲器,判定演算法赋与优先权。10.如申请专利范围第9项之控制器,其中第一之先进先出缓冲器有第一选定大小。11.如申请专利范围第10项之控制器,其中二片先进先出缓冲器有第二选定大小。12.如申请专利范围第11项之控制器,其中第三先进先出缓冲器有第三选定大小。13.如申请专利范围第12项之控制器,其中第四先进先出缓冲器有第四选定大小。14.如申请专利范围第13项之控制器,其中第一选定大小是180位元组。15.如申请专利范围第14项之控制器,其中第二选定大小是112位元组。16.如申请专利范围第15项之控制器,其中第三选定大小是108位元组。17.如申请专利范围第16项之控制器,其中第四选定大小是160位元组。18.如申请专利范围第17项之控制器,进而包含第一种装置,以将16位元位址重新格式化为第一个8位元部份和第二个8位元部份,以于8位元位址滙流排上传输。19.如申请专利范围第18项之控制器,进而包含第二种装置,以便在第一个和第二个8位元位址部份经由8位元位址滙流排传输之后,将其重新格式化为16位元位址。图示简单说明: 图一显示一个习知技艺系统之全貌,具有一中央处理单元和乙太网路控制器,连接乙太网路且连接媒体独立介面(mediaindependentinterface)。 图二显示本发明所教示之系统。 图三更详细地显示该乙太网路控制器。图四说明该乙太网路控制器所用之判定演译法,以判定读出和写入存取之顺序。 图五说明不同位元大小的数据是如何位于不同大小之记忆体位置。图六说明位址产生之方法,以写入数据于静态随机存取记忆体之缓冲记忆区。 图七说明位址产生之方法,以便从静态随机存取记忆体之缓冲记忆区取出数据。 |
