| 主权项 |
1.一种唯读记忆体结构,包括:一表面具有一第一绝缘层之基底;一作格子排列之半导体层,其形成于该第一绝缘层上,并分为沿一第一方向平行相隔之位元线,沿一与该第一方向垂直之第二方向而平行相隔且连接各位元线之通道区,及一介于该位元线与通道区间之格子间隙;一第二绝缘层,填满该些格子间隙;一第三绝缘层,形成于上述各层表面上;一导体层,形成于该第三绝缘层上,且系经蚀刻为复数条沿该第二方向平行相隔之导体线,其中该复数条导体线之位置系重叠于该些通道区上。2.如申请专利范围第1项所述之结构,其中,该半导体层为非晶矽层及复晶矽层的群组之一。3.如申请专利范围第1项所述之结构,其中,该导体层为复晶矽层、金属钛、钨、及铝金属层群组之任一组合构成。4.如申请专利范围第1项所述之结构,其中,该导体线为字元线。5.如申请专利范围第1项所述之结构,其中,上述绝缘层为氧化矽层。6.如申请专利范围第1项所述之结构,其中该些通道区分别具有不同之起始电压。7.如申请专利范围第1项所述之结构,其中,该复数条位元线彼此系以一既定间隔分布。8.如申请专利范围第7项所述之结构,其中,该复数条位元线彼此系以一等距间隔分布。9.一种唯读记忆体结构,包括:一绝缘基底层;一格子结构,由复数条沿一第一方向平行相隔之位元线,沿一与该第一方向垂直之第二方向而平行相隔且连接各位元线之通道区及一介于该位元线与通道区间之格子间隙组成,其形成于该绝缘基底层上;一第一绝缘层,填满该些格子间隙;一第二绝缘层,形成于上述各层表面上;及复数条沿第二方向平行相隔之导体线,形成于该第二绝缘层表面,其中该复数条导体线系以对应该些通道区之方式置于该第二绝缘层上。10.一种唯读记忆体之制造方法,包括下列步骤:(a)在一基底上形成一第一绝缘层;(b)在该第一绝缘层上形成一半导体层;(c)定义该半导体层,经蚀刻形成复数个第一方向部份与一和其互相垂直之复数个第二方向部份、及该两部份间之格子间隔构成的格子结构;(d)在该些格子间隙内形成一第二绝缘层;(e)定义该第二方向部份为通道区,及该第一方向部份为位元线;(f)在上述各层表面形成一第三绝缘层;(g)在该第三绝缘层上形成一导体层,且经蚀刻形成复数条沿该第二方向平行间隔之字元线,其中该复数条字元线系对应该些通道区;及(h)经由该些字元线对该通道区进行编码定义及植入步骤,完成后续唯读记忆体之制造。11.如申请专利范围第10项所述之方法,其中,该步骤(b)为在该第一绝缘层上形成一半导体层,并经离子掺杂步骤以调整浓度。12.如申请专利范围第10项所述之方法,其中,该步骤(d)为以SOG平坦化制程在该格子间隙内填满一第二绝缘层。13.如申请专利范围第10项所述之方法,其中,该步骤(d)为以CMP平坦化制程在该格子间隙内填满一第二绝缘层。14.如申请专利范围第10项所述之方法,其中,该步骤(e)为在该格子结构之相邻两第一方向部份间的区域形成一覆盖之光阻层,用以定义该第二方向部份为通道区,及该第一方向部份为位元线,随后掺杂离子于该位元线以降低其阻値,并去除该光阻层。15.如申请专利范围第10项所述之方法,其中,该步骤(h)为先在上述各层表面依序形成一第四绝缘层,一光阻层,并以微影制程定义该光阻层,以在欲植入离子之通道区上方形成露出该第四绝缘层的窗口,随后进行离子掺杂以经由该些窗口完成对该些通道区之编码,并去除该光阻层。16.一种唯读记忆体之制造方法,包括下列步骤:(a)形成一绝缘基底;(b)在该绝缘基底上形成一半导体层,并经离子掺杂步骤以调整浓度;(c)以微影制程定义该半导体层,经蚀刻形成复数个第一方向部份与一和其互相垂直之复数个第二方向部份、及该两部份间之格子间隔构成的格子结构;(d)以平坦化制程在该些格子间隙内填满一第一绝缘层;(e)在该格子结构之相邻两第一方向部份间的区域形成一覆盖之光阻层,用以定义该第二方向部份为通道区,及该第一方向部份为位元线,随后掺杂离子于该位元线以降低其阻値,并去除该光阻层;(f)在上述各层表面形成一第二绝缘层;(g)在该第二绝缘层上形成一导体层,且经蚀刻形成复数条沿该第二方向平行间隔之字元线,其中该复数条字元线系对应该些通道区;及(h)经由该些字元线对该通道区进行编码定义及植入步骤,完成后续唯读记忆体之制造。17.如申请专利范围第16项所述之方法,其中,该步骤(b)为在该绝缘基底上沈积形成一非晶矽层。18.如申请专利范围第16项所述之方法,其中,该步骤(b)之半导体层为P型。19.如申请专利范围第16项所述之方法,其中,该步骤(b)之半导体层为N型。20.如申请专利范围第16项所述之方法,其中,该步骤(h)中,该编码定义及植入步骤系用以提升该通道区之起始电压。21.如申请专利范围第16项所述之方法,其中,该步骤(h)中,该编码定义及植入步骤系用以降低该通道区之起始电压。22.如申请专利范围第16项所述之方法,其中,该步骤(h)中,该编码植入步骤系植入P型杂质。23.如申请专利范围第16项所述之方法,其中,该步骤(h)中,该编码植入步骤系植入N型杂质。图示简单说明: 第一图系显示习知之光罩唯读记忆体的部份等效电路图;第二 |
