| 主权项 |
1.一种半导体记忆装置,其特征在于:于具有可电气写入之冗长晶格之光罩唯读记忆体中,于冗长晶格之不使用之晶格中写入错资料之同时,将禁止存取位址赋予写入此错资料之不使用之晶格,当禁止存取位址被存取时,自前记禁止存取位址输出错资料。2.一种半导体记忆装置,其特征在于:具备:记忆格阵列:预先记忆有资料;及第1存取机构:存取此错资料;及输出机构:将自以前记第1存取机构存取之记忆格阵列读出之资料予以增益输出;及冗长晶格:用以于前记记忆格阵列产生不良时,置换不良晶格予以挽救;及第2存取机构:于前记不良晶格之位址被存取时,取代此不良晶格而存取前记冗长晶格;于冗长晶格之不使用之晶格中写入错资料之同时,将对应于此写入此错资料之不使用之晶格之前记第2存取机构之位址,设定为禁止存取位址,当此禁止存取位址被存取时,自前记输出机构输出写入前记不使用之晶格中之错资料。3.根据申请专利范围第2项之半导体记忆装置,其中:前记记忆格阵列系由光罩唯读记忆体所成,前记冗长晶格系由可电气写入之记忆体所成,前记第2存取机构包含用以设定前记禁止存取位址之可电气写入之记忆体。4.一种半导体记忆装置,其特征在于:具备:第1及第2记忆格阵列:形成于半导体晶片上,预先记忆有资料;及列译码器:设于前记第1及第2记忆格阵列之间,选择这些记忆格阵列中之字元线;及第1及第2冗长晶格:用以于前记第1及第2记忆格阵列产生不良时,置换不良晶格予以挽救;及可电气写入之位址记忆用记忆格:设于前记第1及第2冗长晶格间,记忆所置换之前记不良晶格之位址;及第1及第2切断电晶体群:各设于前记第1及第2记忆格阵列与第1及第2冗长晶格之间,用以切断不良晶格;及第1及第2偏压电路:将前记第1及第2记忆格阵列中之字元线予以偏压;及第1及第2行译码器:邻接配置于前记第1及第2冗长晶格,指定前记第1及第2记忆格阵列中之字元线;及第1及第2感测放大器:邻接配置于前记第1及第2行译码器,将自前记第1及第2记忆格阵列读出之资料各予以增益;于前记第1及第2冗长晶格之不使用之晶格中写入错资料之同时,于位址记忆用记忆格,将对应于此写入此错资料之不使用之晶格之位址,设定为禁止存取位址,当此禁止存取位址被存取时,自第1及第2感测放大器输出前记不使用之晶格中之错资料。5.根据申请专利范围第4项之半导体记忆装置,其中:进一步具备沿前记半导体晶片之相对向之二边,挟住前记第1及第2记忆格阵列、前记列译码器、前记第1及第2冗长晶格、前记位址记忆用记忆格、前记第1及第2切断电晶体群、前记第1及第2偏压电路、第1及第2行译码器、第1及第2感测放大器而配置之一及第2垫片群。6.一种半导体记忆装置之记忆资料之拷贝方法,系为一种具备:具有写入有用以起动拷贝之起动程式之第1区域,及写入有应用软体之第2区域,及写入有资料库之第3区域之记忆体空间;及具有于不使用之区域中记忆有错资料之第1区域,及于不使用之区域中记忆有密码及前记错资料之空间位址第2区域之冗长空间;于前记冗长空间之前记密码及错资料之空间位址上,赋予前记记忆体空间之第1区域内之位址,且对前记错资料,赋予前记记忆体空间之第3区域内之位址之半导体记忆装置之记忆资料之拷贝方法,其特征在于:具备第1步骤:起动用以拷贝之程式、进行初期设定及拷贝检查;及第2步骤:输入密码;及第3步骤:判定被输入之密码与预先记忆之密码是否一致;及第4步骤:于第3步骤判定密码为一致时,判定存取之位址是否为错资料之空间;及第5步骤:于第4步骤判定并非为错资料之空间时,执行拷贝;及第6步骤:于第4步骤判定为错资料之空间时,且前记第5步骤之拷贝动作完毕后,判定位址是否为最终位址,于最终位址时结束拷贝动作;及第7步骤:于前记第6步骤判定并非为最终位址时,将位址增加"1",回到第4步骤;及第8步骤:于前记第3步骤判定为不一致时,执行拷贝;及第9步骤:判定于第8步骤拷贝之资料之位址是否为最终位址,于最终位址时结束拷贝动作;及第10步骤:于前记第9步骤判定并非为最终位址时,将位址增加"1"回到第8步骤。图示简单说明:第一图用以说明本发明之实施形态所相关之半导体记忆装置者,流动计划概略表示图。第二图用以说明非法拷贝第一图所示之半导体记忆装置之记忆资料时之动作者,定时图(Timing chart)。第三图用以说明本发明之实施形态所相关之半导体记忆装置之记忆资料之拷贝方法者,记忆体空间表示图。第四图用以说明第三图所示之记忆体空间之正规拷贝方法之流程图。第五图非法拷贝第三图所示之记忆体空间之情况之流程图。第六图比较拷贝第三图所示之记忆体空间时之资料结构而示者。(a)因为以正规方法拷贝时之资料结构。(b)因为以非法方法拷贝时之资料结构。 |
