| 主权项 |
1.一种半导体装置,系指利用充满表面于平坦绝缘层之槽内的导电体构成接合电极之半 导体装置,其特征在于:具备蚀刻中止层:形成于前述绝缘层上,在前述接合电极上具有开口;及,被动层:形成于 前述蚀刻中止层上,在前述接合电极上具有开口者。2.根据申请专利范围第1项之半导体装置,其中前述绝缘层之沟具有格子状,前述接合电极也有格子状。3.根据申请专利范围第1项之半导体装置,其中前述绝缘层及前述被动层系由氧化矽所构成,前述蚀刻中止层系由氮化矽所构成。4.一种半导体装置之制造方法,系指在表面平坦的绝缘层中设置槽,藉由使导电体充满 前述槽内以形成接合电极之半导体装置之制造方法,其特征在于:具备在前述绝缘层上及前述接合电极上形成蚀刻中止层之制程,该蚀刻中止层系由至少对于构成前述绝缘层的材料可选择地蚀刻的材料所构成;在前述蚀刻中止层上形成被动层之制程,该被动层系由至少对于构成前述蚀刻中止层的 材料可选择地蚀刻的材料所构成;只除去位于前述接合电极上的前述被动层之制程;及,只除去位于前述接合电极上的前述蚀刻中止层之制程者。5.根据申请专利范围第4项之半导体装置之制造方法,其中藉由在前述绝缘层上形成使前述槽完全充满的导电体之制程和利用CMP(化学机械研磨法)研磨前述导电体之制程,以形成前述接合电极。6.根据申请专利范围第4项之半导体装置之制造方法,其中前述被动层为RIE(反应性离子蚀刻法)所蚀刻,前述蚀刻中止层为REI或CDE(化学乾式蚀刻法)所蚀刻。7.根据申请专利范围第4项之半导体装置之制造方法,其中藉由使导电体充满前述槽内以形成前述接合电极,同时又形成最上层配线层。图式简单说明:第一图为显示关于本发明实施形态之半导体装置的平面图。第二图为沿着第一图之II-II线的截面图。第三图为显示关于本发明实施形态之制造方法之一制程的截面图。第四图为显示关于本发明实施形态之制造方法之一制程的截面图。第五图为显示关于本发明实施形态之制造方法之一制程的截面图。第六图为显示关于本发明实施形态之制造方法之一制程的截面图。第七图为显示关于本发明实施形态之制造方法之一制程的截面图。第八图为显示关于本发明实施形态之制造方法之一制程的截面图。第九图为显示关于本发明实施形态之制造方法之一制程的截面图。第十图为显示关于本发明实施形态之制造方法之一制程的截面图。第十一图为显示关于本发明实施形态之制造方法之一制程的平面图。第十二图为沿着第十一图之XII-XII线的截面图。第十三图为显示关于本发明实施形态之制造方法之一制程的平面图。第十四图为沿着第十三图之XIV-XIV线的截面图。第十五图为显示关于本发明实施形态之制造方法之一制程的截面图。第十六图为显示关于本发明实施形态之制造方法之一制程的平面图。第十七图为沿着第十六图之XVII-XVII线的截面图。第十八图为显示关于本发明实施形态之制造方法之一制程的平面图。第十九图为沿着第十八图之XIX-XIX线的截面图。第二十图为显示在第一图之半导体装置进行引线接合的状态的平面图。第二十一图为沿着第二十图之XXI-XXI线的截面图。第二十二图显示习知半导体装置的平面图。第二十三图为沿着第二十二图之XXIII-XXIII线的截面图。第二十四图为显示习知半导体装置的平面图。第二十五图为沿着第二十四图之XXV-XXV线的截面图。第二十六图为显示习知镶嵌制程中的表面凹陷现象之图。第二十七图为显示习知半导体装置的平面图。第二十八图为沿着第二十七图之XXVIII-XXVIII线的截面图。第二十九图为显示习知制造方法之一制程的截面图。第三十图为显示习知制造方法之一制程的截面图。第三十一图为显示习知制造方法之一制程的截面图。第三十二图为显示习知制造方法之一制程的截面图。第三十三图为显示习知制造方法之一制程的截面图。第三十四图为显示习知制造方法之一制程的截面图。第三十五图为显示习知制造方法之一制程的截面图。第三十六图为显示习知制造方法之一制程的截面图。第三十七图为显示习知制造方法之一制程的截面图。第三十八图为沿着第三十七图之XXXVIII-XXXVIII线的截面图。第三十九图为显示习知制造方法之一制程的平面图。第四十图为沿着第三十九图之XL-XL线的截面图。第四十一图为显示习知制造方法之一制程的截面图。第四十二图为显示习知制造方法之一制程的平面图。第四十三图为沿着第四十二图之XLIII-XLIII线的截面图。第四十四图为显示在第二十七图之装置进行引线接合的状态的平面图。第四十五图为沿着第四十四图之XLV-XLV线的截面图。 |
