| 主权项 |
1.一种SiC半导体装置,其系包含:一包含矽碳化物之半导体基板系具有一第一表面以及一第二表面,该基板系包括一相邻该第一表面之第一掺杂的区域以及一相邻该第二表面之第二掺杂的区域;一第一导电层系包含接触该第一表面之金属锇(Os)以形成一具有一电气界面至该第一区域之第一接点;以及一第二层系包含一接触该第二表面之金属以形成一第二电气接点至该第二掺杂的区域。2.根据申请利范围第1项之SiC半导体装置,其中该第一区域系掺杂为n型,并且如该电气界面该第一接点系形成一萧特基接面。3.根据申请专利范围第2项之SiC半导体装置,其中该第一导导层系包含一作为该金属锇至该矽碳化物基板的界面之Si或是OsSi的薄膜。4.根据申请专利范围第1项之SiC半导体装置,其中该第一与第二区域系掺杂为n型,该第一接点系形成一萧特基接面并且该第二接点系形成一欧姆接面。5.根据申请专利范围第4项之SiC半导体装置,其中该第一与第二区域以及该基板的中间部份系掺杂为n型,该第一接点系形成一萧特基接面并且该第二接点系形成一欧姆接面,使得此装置系当作为一萧特基二极体。6.根据申请专利范围第1项之SiC半导体装置,其中该第一区域系掺杂为p型,并且如该电气界面该第一接点系形成一欧姆接面。7.根据申请专利范围第6项之SiC半导体装置,其中该第二区域系掺杂为n型,以在该区域之间的界面形成一pn接面。8.根据申请专利范围第7项之SiC半导体装置,其中该第二层系包含:一接触该第二表面之碳化钛(TiC)层;一覆盖该碳化钛(TiC)层之碳化钨(WC)层;以及一接触该碳化钨(WC)层之主要由元素钨所构成之层。9.根据申请专利范围第1项之SiC半导体装置,其中该第一与第二区域系掺杂为第一掺杂物类型,并且该基板的中间部份系掺杂为一相反的掺杂物类型,以在邻接该第一区域之界面处形成一第一pn接面并且在邻接该第二区域之界面处形成一第二pn接面。10.根据申请专利范围第1项之SiC半导体装置,其中该第一区域系掺杂为第一掺杂物类型并且该第二区域系掺杂为一第二、相反的掺杂物类型,并且该基板的中间部份系被掺杂以在邻接该第一区域之界面处形成一第一pn接面、在邻接该第二区域之界面处形成一第二pn接面并且在该中间部份形成一第三pn接面。11.根据申请专利范围第1项之SiC半导体装置,其系包含一层覆盖该Os第一导电层之保护金属,其系选自一组可保护该Os层免于氧化并且可用以连结一锇的表面之导电的金属。12.根据申请专利范围第1项之SiC半导体装置,其系包含一层选自一组包括有Pt、Pd、W、Au、Pt、Au、Ti、Zr、Hf、V、Cr、Fe、Ni、Cu、Nb、Mo、Tc、Ru、Rh、Ag、Ta、Re、Ir的保护金属。13.根据申请专利范围第1项之SiC半导体装置,其中该第二导电层系包含金属锇(Os)。14.根据申请专利范围第13项之SiC半导体装置,其中该第一与第二区域以及该基板的中间部份系掺杂为p型,使得该第一接点与该第二接点各自形成一欧姆接面,因而此装置系当作为一电阻性的装置。15.根据申请专利范围第13项之SiC半导体装置,其中该第一与第二区域以及该基板的中间部份系掺杂为p型,使得该第一接点与该第二接点各自形成一欧姆接面,并且一闸极结构系接触一第三表面的部份而与该基板的中间部份接触,因而此装置系当作为一场效电晶体。16.根据申请专利范围第13项之SiC半导体装置,其中该基板之第一与第二区域系掺杂为p型,使得该第一接点与该第二接点各自形成一欧姆接面,并且该基板的中间部份系掺杂为n型以与至少该第一与第二区域的其中之一形成一pn接面。17.根据申请专利范围第13项之SiC半导体装置,其系包含一耦接至该基板的中间部份之接点,使得此装置系当作为一电晶体。18.根据申请专利范围第17项之SiC半导体装置,其中该第一与第二区域系掺杂为p型,并且该基板的中间部份系掺杂为n型,以及耦接至该中间部份的接点系包含一种与其形成一欧姆接点的材料,使得此装置系可运作为一双载子电晶体。19.根据申请专利范围第17项之SiC半导体装置,其中该第一与第二区域系掺杂为p型,并且耦接至该中间部份的接点系包含一覆于一绝缘层之上的第三金属层以形成一绝缘的闸极于该中间部份之上,使得此装置系可运作为一场效电晶体。20.根据申请专利范围第19项之SiC半导体装置,其中该第三导电层系包含一锇层。21.根据申请专利范围第19项之SiC半导体装置,其中该第三导导层系包含:一覆于该绝缘层之碳化钛(TiC)层;一覆盖该碳化钛(TiC)层之碳比钨(WC)层;以及一接触该碳化钨(WC)层之主要由元素钨所构成之层。22.根据申请专利范围第17项之SiC半导体装置,其中该第一与第二区域系掺杂为p型,并且耦接至该中间部份的接点系包含一接触该中间部份的一表面之导电层,使得此装置系可运作为一电晶体。23.根据申请专利范围第22项之SiC半导体装置,其中该耦接至该中间部份的接点系包含:一接触该中间层的一表面部份之碳化钛(TiC)层;一覆盖该碳化钛(TiC)层之碳化钨(WC)层;以及一接触该碳化钨(WC)层之主要由元素钨所构成之层;该中间层系被掺杂为p型,使得此装置系可运作为一电晶体。24.根据申请专利范围第22项之SiC半导体装置,其中该耦接至该中间部份的接点系包含一接触该中间层的一表面部份之Os层。25.根据申请专利范围第1项之SiC半导体装置,其中该第二层系包含:一在该第二表面之上的碳化钛(TiC)层;一在该碳化钛(TiC)层之上的碳化钨(WC)层;以及一在该碳化钨(WC)层之上的金用钨(W)层。26.一种SiC半导体装置,其系包含:一包含矽碳化物之半导体基板系具有一第一表面以及一第二表面,该基板系包括一相邻该第一表面之第一掺杂的区域以及一相邻该第二表面之第二掺杂的区域;一第一导电层系包含在该第一表面之上的第一接触金属层以形成一具有一电气界面至该第一区域之第一接点;以及一接触该第二表面之第二导电层以形成一第二电子接点至该基板,该第二层系包含:一接触该第二表面之碳化钛(TiC)层;一覆盖该碳化钛(TiC)层之碳化钨(WC)层;以及一接触该碳化钨(WC)层之主要由元素钨构成之层。27.根据申请专利范围第26项之SiC半导体装置,其中该第二区域系掺杂为n型,并且该第二接点系形成一欧姆接面。28.根据申请专利范围第26项之SiC半导体装置,其系包含一层接触该钨层的连结金属,其系选自一组可用以连结一钨的表面之导电的金属。29.根据申请专利范围第26项之SiC半导体装置,其系包含一层接触该钨层的连结金属,该连结金属系选自一组包括有Pt、Pd、W、Au、PtAu、V、Ti、Zr、Hf、Cr、Fe、Ni、Cu、Nb、Mo、Tc、Ru、Rh、Ag、Ta、Re、Ir的金属。30.根据申请专利范围第26项之SiC半导体装置,其中该第二区域系掺杂为p型,并且该第二接点系形成一整流接面。31.根据申请专利范围第26项之SiC半导体装置,其中该第一层系包含:一在该第一表面之上的碳化钛(TiC)层;一在该碳化钛(TiC)层之上的碳化钨(WC)层;以及一在该碳化钨(WC)层之上的金属钨(W)层。32.根据申请专利范围第31项之SiC半导体装置,其中该第一与第二区域以及该基板的中间部份系掺杂为n型,使得该第一接点与该第二接点各自形成一欧姆接面,因而此装置系当作为一电阻性的装置。33.根据申请专利范围第31项之SiC半导体装置,其中该第一与第二区域系掺杂为n型,并且一接点系被耦接至该基板的中间部份,该接点系包含一覆于一绝缘层之上的第三导电层以形成一绝缘的闸极于该中间部份之上,使得此装置系当作为一场效电晶体。34.根据申请专利范围第33项之SiC半导体装置,其中覆于该绝缘层之上的导电层系包含:一在该绝缘表面之上的碳化钛(TiC)层;一在该碳化钛(TiC)层之上的碳化钨(WC)层;以及一在该碳化钨(WC)层之上的金属钨(W)层。35.根据申请专利范围第33项之SiC半导体装置,其中覆于该绝缘层之上的导电层系包含一层接触该绝缘层的Os。36.根据申请专利范围第31项之SiC半导体装置,其中该第一与第二区域系掺杂为n型,并且一接点系被耦接至该基板的中间部份,该接点系包含一接触该中间部份的一表面之导电层,使得此装置系可运作为一电晶体。37.根据申请专利范围第36项之SiC半导体装置,其中该导电层系包含:一在该中间部份的表面之上的碳化钛(TiC)层;一在该碳化钛(TiC)层之上的碳化钨(WC)层;以及一在该碳化钨(WC)层之上的金属钨(W)层。38.根据申请专利范围第36项之SiC半导体装置,其中覆于该导电层系包含一层接触该中间区域的表面之Os。39.根据申请专利范围第36项之SiC半导体装置,其中该基板的中间部份系掺杂为p型,使得此装置系可运作为一双载子电晶体。40.根据申请专利范围第36项之SiC半导体装置,其中该基板的中间部份系掺杂为n型,使得此装置系可运作为一MESFET。41.根据申请专利范围第40项之SiC半导体装置,接触该中间部份的表面部份之接点系包含一Os层。42.根据申请专利范围第31项之SiC半导体装置,其系包含一耦接到该基板的中间部份之接点,使得此装置系当作为一电晶体。43.根据申请专利范围第42项之SiC半导体装置,其中该闸极接触材料系包含一覆于一绝缘层之上的第三导电层以形成一绝缘的闸极于该中间部份之上,使得此装置系当作为一场效电晶体。44.根据申请专利范围第26项之SiC半导体装置,其中该第一区域系掺杂为p型,并且该第一导电层系由适于与该第一区域形成一欧姆接点的材料所构成,该第二区域系掺杂为n型以形成至该第二层的一欧姆接点,并且该基板系包含一邻接该区域之第一n型中间部份以及一邻接该基板的第二区域之第二p型中间部份,以定义出一具有三个电气地耦合在该第一与第二导电层之间的pn接面之四层的装置。45.根据申请专利范围第44项之SiC半导体装置,其中该第一导电层系包含一接触该第一区域的Os层。46.根据申请专利范围第44项之SiC半导体装置,其系包含一接触该中间部份之一的一表面之第三导电层。47.根据申请专利范围第46项之SiC半导体装置,其中该第三导电层系包含一Os层与一TIC/WC/W层的其中之一。48.根据申请专利范围第44项之SiC半导体装置,其中该第三导电层系电容性地耦接至该中间部份之一的一表面。49.根据申请专利范围第48项之SiC半导体装置,其中该第三导电层系包含一Os层与一TiC/WC/W层的其中之一。50.一种形成SiC半导体基板的一表面之一电气接点的方法,其系包含:将一包含金属锇(Os)之层沈积在该基板表面之一区域上以形成一具有一电气界面至该基板的接点;并且在该锇层之上形成一保护覆盖。51.根据申请专利范围第50项之方法,其系包含在沈积该Os层之后将该基板回火以将该Os层在该表面处连结至该SiC基板。52.根据申请专利范围第51项之方法,其系包含用一种n型的杂质掺杂该基板在该区域的一部份,使得该Os层以及该n型掺杂的基板部份系形成一整流萧特基接面。53.根据申请专利范围第52项之方法,其系包含在沈积该Os层之前,先将一薄的矽层沈积在该基板表面的该区域之上。5.根据申请专利范围第51项之方法,其系包含用一种p型的杂质掺杂该基板在该区域的一部份,使得该Os层以及该p型掺杂的基板部份系形成一欧姆接面。55.根据申请专利范围第51项之方法,其该在该锇层之上形成一保护覆盖的步骤系包含将一包括有铂(Pt)之层沈积在该锇层之上。56.一种形成SiC半导体基板的一表面之一电气接点的方法,其系包含:将一包含金属锇(Os)之层沈积在该基板表面之一区域上以形成一具有一电气界面至该基板的接点;并且在沈积该Os层之后将该基板回火以将该Os层在该表面处连结至该SiC基板。57.根据申请专利范围第56项之方法,其系包含在沈积该Os层之前,先将一薄的矽层沈积在该基板表面的该区域之上。58.根据申请专利范围第56项之方法,其系包含用一种n型的杂质掺杂该基板在该区域的一部份,使得该Os层以及该n型掺杂的基板部份系形成一整流接面。59.根据申请专利范围第56项之方法,其系包含用一种p型的杂质掺杂该基板在该区域的一部份,使得该Os层以及该p型掺杂的基板部份系形成一欧姆接面。60.一种形成SiC半导体基板的一表面之一电气接点的方法,其系包含:将一碳化钛(TiC)层沈积在该基板表面之一区域上以形成一具有一电气界面至该基板的接点;将一碳化钨(WC)层沈积在该碳化钛(TiC)层上;以及将一金属钨(W)层沈积在该碳化钨(WC)层上。61.根据申请专利范围第60项之方法,其系包含将基板在该区域中之部份掺杂一种n型杂质使得该TiC/WC/W层以及该n型掺杂的基板部份系形成一欧姆接面。62.根据申请专利范围第60项之方法,其系包含将基板在该区域中之部份掺杂一种P型杂质使得该TiC/WC/W层以及该p型掺杂的基板部份系形成一整流接面。63.根据申请专利范围第60项之方法,其系包含在该W层沈积的期间或是之后将该基板回火以连结该W层至该WC层。64.根据申请专利范围第60项之方法,其系包含在该TiC层沈积的期间或是之后将该基板回火以在该WC层的沈积之前将该TiC层紧密化。图式简单说明:第一图系为一利用习知的电气接点所制成之垂直的n型SiC萧特基二极体结构之一剖面图,其显示产生自运作在温度高于300℃下的接面之模糊(相互扩散)现象。第二图系为一根据本发明所制成之垂直的n型SiC萧特基二极体结构之一剖面图,其系持续地运作在温度高达1050℃之下。第三图系为一根据本发明所制成之垂直的SiCPN二极体结构之一剖面图。第四图A、第四图B、第四图C、第四图D、与第四图E系为在一根据本发明的Os/SiCn-萧特基二极体之制程中,显示微影蚀刻、Si沈积与锇沈积并且回火以形成一垂直的n型SiC萧特基二极体(具育电场扩散在SiO2环)于一n型SiC基板的上表面之上的剖面图。第五图系为由第四图A、第四图B、第四图C、第四图D、与第四图E的制程所形成之二极体结构之一上平面图;且为该二极体结构之一棱视(edge view)图。第六图系为将一铂层涂覆于一锇层之上后的第五图之二极体的一剖面图。第七图系为根据本发明之一在一SiC基板之上的平面型NPN双载子电晶体之立体图,其具有一Os基极接点以及W/WC/TiC射极与集极接点。第八图A与第八图B系为根据本发明之两种形成在一半绝缘的SiC基板之上的MESFET结构的剖面图,其具有一Os/Si闸极接点以及W/WC/TiC之欧姆源极与汲极接点。第九图A与第九图B系为根据本发明之形成在一半导的SiC基板之上的N通道与P通道之MESFET结构的剖面图,其具有一Os/氧化物闸极结构以及分别为W/WC/TiC或是Os之欧姆源极与汲极接点。第十图A与第十图B系为根据本发明之闸控的逻流体/SCR/IGBT元件的剖面图,其具有W/WC/TiC、Os以及氧化物上之Os(Os-on-oxide)之接点。 |
